アナログエンジニア

入社して2-3年目だろうか。アナログエンジニアは電子部品の過電圧/電流による破壊試験を系統的に行った。

自作のピーク出力が数kWの定電流パルス発生器を用いて、サブmsまでの素子破壊限界を調べた。直流電源をコンデンサバンクによりピーク出力可能にして実験を行うのだが、当時は安全動作領域の広いパワーFETが存在していなかったので、電流制御は大型のバイポーラトランジスタを主制御素子にして実験を行った。供試サンプルが短絡故障すると、試験装置の負担が過大になり実験回路の方が壊れるケースもあり、次第に並列数が大きくなった。

ツェナーダイオード、フューズ、ダイオードなどなどの部品は、放熱を無視できる短パルスでは、電流の2乗と時間積が一定のラインで破損した。故障モードはいずれも短絡である。中間の半短絡はほとんど生じない。

一旦短絡すると、部品が溶断するほどの大電流を長時間かけないと開放故障には至らない。

この試験は1点のデータ取得に電子部品を少なくとも1個壊すが、意外にデータ系列はきれいなグラフとなった。

このような破壊試験データがあれば、電子回路の耐サージ設計を系統的に設計できる。

ポイントはサージ保護素子が回路より先に短絡故障するように、サージ保護回路を組むことである。

この実験結果を活用して耐サージ設計を行った回路のフィールドでの原因不明故障は激減した。予想以上に、外部配線を経由してサージを受けている製品だったと言える。

この技術は、本質安全防爆の基礎データともなった。

『人気Blogランキング』の「自然科学」部門に参加しています。今日も応援の貴重な1票をよろしくお願いします。【押す】

007 ←庭の紫花

便乗して質問してみます。

電解Cの寿命は、伝統的に温度と印加電位差を考慮したアレニウスの法則で論じられています。
現在の回路では電力を扱わない処理系ではあまり電解Cは使われておらず、積層セラミックCがほとんどです。電解Cの場合はESRが大きいこともあり、印加電位差による自己発熱、それに伴なう電解液の揮発→容量低下が大きな問題になると容易に想像がつきます。

しかし、元々電解液などを使っておらずESRが格段に低い積層セラミックCの場合も同様に寿命を論じるべきではないのではないでしょうか?
また、電解Cは表示耐圧の半分を目安として使用すると一般に言われるのは、積層セラミックCでも同じと思われますか?
上の観点からすると積層セラミックCの場合はあてはまらないのでは?

サージと話がずれてしまいすみません。

kazimaさん こんばんは
コンデンサの電流定格には、どの品種でも十分注意する必要があります。
アルミ電解コンは電圧ディレーティングの効果が少ないので、私は定格の85%位までは平気で使っています。
セラミックコンデンサは定格電圧の数倍の電圧を短時間かけて選別されていると聞いています。セラコンでも過度な電圧ディレーティングはやらないと思います。最近は改良されていると思いますが、セラコンでは誘電率の経年変化や電圧係数、温度係数に注意する必要があります。

強誘電体を用いたセラミックCの場合は、その物性からして大きな温度係数を持ち、安定した定数を求める部分には使うべきでないと思います。

しかし、現在は非強誘電体を採用した積層セラミックCは普及しており、温度係数もB特性以上であれば最大偏差+-10%です。

今回提示した内容は、以上のようなことを踏まえてセラミックCを電解Cと同じように考えるべきではないのではないかということで、定格電位差の半分を目安とするというのは当たらないのは、ということなのです。

電解Cでも定格以下ならすぐに壊れたりはしないのはその通りとして、使い捨てカメラのフラッシュ用の電解Cなどは定格をはるかに超える使い方をしています。
実験的に信頼性が取れれば電解Cでも定格の半分が目安という話はあまり参考にならないのでしょうか。

kazimaさん おはようございます。
アルミ電解コンは、低い電圧では徐々に実力耐圧が減少します。化成した絶縁膜が変化するためです。一方固体タンタル電解コンデンサは電圧ディレーティングの効果が大きく、かつサージ電圧に弱いので、大きな電圧低減が有効とされています。
なお、ディレーティングの大きさは使用する側のアセンブリメーカーの内規で定めだれていることが多く、しかもまちまちでしょう。

お話によればアルミ電解Cは表示耐圧の50%〜80%程度が目安ということになりそうです。

積層セラミックCについては、今日ベテランの先輩エンジニアに聞いてみたところ、B特性以上であれば90%でも一応大丈夫のようです。
ただし、F特性のものなどはDCを印加すると容量が極端に下がるため、電源部に使うことはできないということでした。