抵抗Rから容量Cを充電する際の容量の端子電圧の変化は1次遅れ回路として計算できる。
1次遅れ回路にステップ変化を入力したとき、最終値の63%に到達するまでの時刻が時定数CRである。従って、1次遅れ回路であると判っているときには、この時刻を計測すれば時定数を直読できる。
0.1%までなら時定数τの約7倍かかる。16ビット精度なら12τの時間がかかる。
1次遅れ回路の63%点は、良く知られた値で記憶されている方も多いだろうが、あくまでも1次遅れ回路の速算術であり、1次遅れでなければ誤差は大きくなる。
1次遅れと高次遅れの波形は類似しているので、63%点=時定数で波形を見ていると誤りを起こす。スッテプ入力直後の出だしの部分を拡大してみると、1次遅れでは、遅れなく直線的に立ち上がる。2次遅れでは放物線状に立ち上がる。3次以上では、立ち上がりのタイミングが遅れてゼロ出力のままの時間が観測される。
アナログエンジニアは、波形の出だしの形状を拡大観察する習慣である。出だし波形を観察すれば、遅れ次数の見当がつく。
残差というか、許容誤差が0.1%だと時定数τの約7倍の時間がかかることは数値とともに覚えておくと便利だろう。
16ビットA/D変換が真に意味があるためには、その前段の回路が1次遅れとしても、整定まで、とても長い時間がかかる。
同時に、周波数領域での折れ点周波数fが1/(2πCR)であることも常に意識したいものである。
『人気Blogランキング』の「自然科学」部門に参加しています。今日も貴重な応援の1票をよろしくお願いします。【押す】
この記事へのコメントは終了しました。
| 日 | 月 | 火 | 水 | 木 | 金 | 土 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | |
| 7 | 8 | 9 | 10 | 11 | 12 | 13 |
| 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| 21 | 22 | 23 | 24 | 25 | 26 | 27 |
| 28 | 29 | 30 |
