Y a un truc qui me gène dans la news, en effet il est dit :
la puce n'utilise pas de mécanisme de cohérence de cache, car la communication entre les cœurs repose sur le passage de messages
Arrêtez moi si je me trompe mais, autant que je sache, la gestion de la cohérence de cache fonctionne déjà sur le passage de message, enfin plutôt sur de la diffusion de message invalidant les copies d'une données qui vient d'être modifiée dans le cache d'un CPU en particulier.
Il y a aussi l'autre approche qui consiste à faire du broadcast.
Donc je ne comprends pas bien ce que veut dire l'auteur de la news ?
Enfin, s'il n'y a pas de mécanisme de cohérence de cache au niveau hardware et qu'on reporte ça chez le programmeur via les API précitées, n'y a t-il pas un risque d'overhead conséquent ?
# cohérence de cache
Posté par Dabowl_92 . En réponse à la dépêche Intel présente un prototype de processeur x86 octatétracontacœur. Évalué à 2.
la puce n'utilise pas de mécanisme de cohérence de cache, car la communication entre les cœurs repose sur le passage de messages
Arrêtez moi si je me trompe mais, autant que je sache, la gestion de la cohérence de cache fonctionne déjà sur le passage de message, enfin plutôt sur de la diffusion de message invalidant les copies d'une données qui vient d'être modifiée dans le cache d'un CPU en particulier.
Il y a aussi l'autre approche qui consiste à faire du broadcast.
Donc je ne comprends pas bien ce que veut dire l'auteur de la news ?
Enfin, s'il n'y a pas de mécanisme de cohérence de cache au niveau hardware et qu'on reporte ça chez le programmeur via les API précitées, n'y a t-il pas un risque d'overhead conséquent ?