Pour l'ALU, certains opérateurs semblent très haut niveau (genre l'addition, faire '+' entre deux fils ou registres ça marche pas magiquement en hardware, ça existe pas). L'avantage de cette approche, c'est qu'on peut se dire que le fondeur sera responsable de faire lui-même l'addition (généralement il réutilise un truc déjà développé).
Il est très "simple" de faire un additionneur N bits en VHDL/Verilog, par contre au niveau des timings c'est là que la complexité du monde hardware commence : comment faire pour propager efficacement une retenue ?
[^] # Re: Code VHDL : peu de lignes ?
Posté par notimeu . En réponse au journal OPEN-V : premier microcontrôleur libre ?. Évalué à 1.
Des simulateurs de Verilog ?
Pour VHDL, il y a GHDL.
Pour l'ALU, certains opérateurs semblent très haut niveau (genre l'addition, faire '+' entre deux fils ou registres ça marche pas magiquement en hardware, ça existe pas). L'avantage de cette approche, c'est qu'on peut se dire que le fondeur sera responsable de faire lui-même l'addition (généralement il réutilise un truc déjà développé).
Il est très "simple" de faire un additionneur N bits en VHDL/Verilog, par contre au niveau des timings c'est là que la complexité du monde hardware commence : comment faire pour propager efficacement une retenue ?