コンテンツにスキップ
Wikipedia

POWER6

出典: フリー百科事典『ウィキペディア(Wikipedia)』
POWER6
生産時期 2007年から
設計者 IBM
CPU周波数 3.5GHz  から 5.0GHz (POWER6+) 
アーキテクチャ 64ビット
マイクロアーキテクチャ Power Architecture
コア数 2 / ソケット
前世代プロセッサ POWER5
次世代プロセッサ POWER7
L1キャッシュ 64+64 KB/コア
L2キャッシュ 4MB/コア
L3キャッシュ 32MB/チップ (off-chip)
テンプレートを表示
Power
アーキテクチャ
現在
予定

POWER6(パワーシックス)は、2007年からIBMが設計・製造したPower Architectureベースの64ビット マイクロプロセッサPOWER6+(パワーシックスプラス)はその改良版。

概要

[編集 ]

POWER6はIBMが開発したマイクロプロセッサで、Power ISA v.2.03の実装である。2007年にリリースされ、IBMのフラッグシップのPowerマイクロプロセッサとしてPOWER5+の後継となった。また、IBMのサーバー ハードウェアの統合を目的とする eCLipz (enhanced Core Logic for iSeries, pSeries and zSeries)プロジェクトの一部でもある[1]

POWER5からの主な改良点は、ベクトル演算(ViVA-2)、十進 浮動小数演算ソフトエラー (英語版)回避機能などである。一部を除き複雑なアウト・オブ・オーダー実行方式から単純なイン・オーダー実行方式に変更することで消費電力の低減と動作周波数の向上をしている。

仕様

[編集 ]
  • 65nm / 341mm2 SOI 銅配線 プロセステクノロジー
  • Power Architecture デュアルコア
  • 3.5GHz - 4.7GHz - 5.0GHz (POWER6+)
  • 32ビット ALU
  • 64ビット FPU
  • DFU (Decimal Floationg-Point Unit、10進浮動小数点演算)
  • L1 キャッシュ(命令/データ) 64KB/64KB
  • L2 キャッシュ 8MB(コアごとに4MB)
  • L3 キャッシュ 36MB(DCM、MCM、QCM上)
  • I/Oバス GX+/GX++

歴史

[編集 ]

POWER6

[編集 ]

POWER6は2006年2月のInternational Solid-State Circuits Conference (ISSCC)で説明され、詳細は2006年10月の Microprocessor Forum [2] と、2007年2月の次のISSCCで追加説明された。公式な発表は2007年5月21日である[3] 。2007年6月8日にリリースされ、そのクロックスピードは3.5GHz、4.2GHz、4.7GHzであったが[4] 、IBMは6GHzに達するプロトタイプに言及した[5] 。POWER6が最初にシリコンに届いたのは2005年中頃で[6] 、2008年3月に5.0GHzに達し[7] 、POWER6+となった。

POWER6+

[編集 ]

POWER6+はPOWER6の改良版で2009年4月に発表されたが、2008年10月からPower 560および 570に搭載されて出荷されていた。POWER6+は5.0GHzまでのクロックが可能で、IBMのメインフレームプロセッサからの技術であるセキュアなメモリーパーティション(アドレス空間)のためのメモリーキーが8つ追加された[8]

関連項目

[編集 ]

参照

[編集 ]

外部リンク

[編集 ]

推奨

[編集 ]

AltStyle によって変換されたページ (->オリジナル) /