Sur les registres : le e500 (un coeur d'ISA Power) contient aussi des registres de renommage, mais moins que de registres architecturaux (14 registres de renommage je crois) en fait ils optimisent le out of order, l'execution speculative et un mécanisme évite une latence entre deux instructions dépendantes exécutés en SU (les registres architecturaux étant écrit plus tard à la complétion in order).
D'autre part je crois que stmw est transformé en de multiples opérations lors du décodage (on gagne certes en BP mémoire due au code mais bon on peut citer d'autres instrus sur d'autres archis qui font le café -- au final je ne crois pas que les binaires Power soient les plus denses).
(j'ai survolé le e500 software optimisation guide il y a quelques jours :p )
[^] # Re: Bof
Posté par Guillaume Knispel . En réponse au journal Microsoft réécrit Hurd ?. Évalué à 4.
D'autre part je crois que stmw est transformé en de multiples opérations lors du décodage (on gagne certes en BP mémoire due au code mais bon on peut citer d'autres instrus sur d'autres archis qui font le café -- au final je ne crois pas que les binaires Power soient les plus denses).
(j'ai survolé le e500 software optimisation guide il y a quelques jours :p )