Les notions mises en jeux ne sont pas du tout les meme entre un code executé et une realisation en hard (par cablage,fpga ou fpu).
Le deux ne sont pas comparable, pour imager mon exemple, ecris en C une FastFourrierTransform ou une operation SINUS par DL, en code RISC ou CISC assembleur peut importe, et tente de comparer ca avec un composant qui te fait la meme chose en N cycle de l'horloge micro (N etant la limite de ton dl ou de la taille de ta table fft).On se rend parfaitement compte que la realisation cablé en dur est plus rapide d'un facteur 10 minimum.
Certes, on perd le degré de liberté de la reprogrammation, et donc une partie des possibilités offertes par ce genre de plateforme, mais je ne sais pas (je serais curieux de connaître des applications où cela pourrait être utiles) s'il y a beaucoup d'applications qui ne puissent être bien optimisées en se basant sur un bon RISC/CISC plus un ou plusieurs DSP périphérique(s), tout ce petit monde travaillant à une tâche bien particulière en parallèle.
Dans l'absolu tu as raison, en elevant la frequence et le nombre de core on peut arrivé a faire la meme chose. Mais d'un point de vue economique ca ne tiens pas . Un circuit generaliste (DSP ou CPU) utilisé a une fin précise sera sous-utilisé (il y a plein de truc qui ne servent a rien pour cette utilisation et qui sont sur le silicium) et au final revient plus cher qu'un circuit specialisé dédié. Exemple : dans un PC la carte graphique est a base d'asic ou de fpga plutot que de core cpu/dsp.
[^] # Re: Benchmarks?
Posté par TheBreton . En réponse au journal Compiler pour un FPGA. Évalué à 2.
Le deux ne sont pas comparable, pour imager mon exemple, ecris en C une FastFourrierTransform ou une operation SINUS par DL, en code RISC ou CISC assembleur peut importe, et tente de comparer ca avec un composant qui te fait la meme chose en N cycle de l'horloge micro (N etant la limite de ton dl ou de la taille de ta table fft).On se rend parfaitement compte que la realisation cablé en dur est plus rapide d'un facteur 10 minimum.
Certes, on perd le degré de liberté de la reprogrammation, et donc une partie des possibilités offertes par ce genre de plateforme, mais je ne sais pas (je serais curieux de connaître des applications où cela pourrait être utiles) s'il y a beaucoup d'applications qui ne puissent être bien optimisées en se basant sur un bon RISC/CISC plus un ou plusieurs DSP périphérique(s), tout ce petit monde travaillant à une tâche bien particulière en parallèle.
Dans l'absolu tu as raison, en elevant la frequence et le nombre de core on peut arrivé a faire la meme chose. Mais d'un point de vue economique ca ne tiens pas . Un circuit generaliste (DSP ou CPU) utilisé a une fin précise sera sous-utilisé (il y a plein de truc qui ne servent a rien pour cette utilisation et qui sont sur le silicium) et au final revient plus cher qu'un circuit specialisé dédié. Exemple : dans un PC la carte graphique est a base d'asic ou de fpga plutot que de core cpu/dsp.