Tout a fait. Il existe cependant des simulateurs open-source Verilog comme Icarus mais il faut sacrifier son VHDL europeen. Le bleme, c'est que la validation d'un circuit se fait de plus en plus par preuve formelle (i.e., RTL / portes) et analyse statique de timing. La encore, les outils sont chers et les boites de CAD se farcissent pas mal. L'autre point bloquant est l'outil de synthese, surtout si tu veux faire un ASIC. Et j'en passe encore au sujet des outils dits de testabilite (ATPG, BIST logique). Malgre gEDA, il manque bien tout une chaine d'outils mais la fabrication coute cher et meme les universites / ecoles d'inge ont du mal a financer.
Au sujet de ASIC / FPGA, il faut comprendre que l'on cherche a faire un micro-processeur. Les frequences max d'un ASIC sont entre 5 a 10 fois moindres que celles d'une puce Intel ou AMD. Quant aux FPGA ils se rapprochent seulement de la frequence de fonctionnement d'un ASIC. Un FPGA coute plus cher a l'unite mais si tu as besoin de grandes quantites les couts fixes lies a la fabrication d'un ASIC (dont les 1 a 2 annees de developpement) sont finalement ammortis. On s'en sert souvent pour prototyper un micro-controlleur genre ARM par exemple.
En bref, concevoir et fabriquer une puce reste un sport de riche...
[^] # Re: Spec != RTL
Posté par Xavier Caron . En réponse à la dépêche Les UltraSparc sous GPL. Évalué à 3.
Au sujet de ASIC / FPGA, il faut comprendre que l'on cherche a faire un micro-processeur. Les frequences max d'un ASIC sont entre 5 a 10 fois moindres que celles d'une puce Intel ou AMD. Quant aux FPGA ils se rapprochent seulement de la frequence de fonctionnement d'un ASIC. Un FPGA coute plus cher a l'unite mais si tu as besoin de grandes quantites les couts fixes lies a la fabrication d'un ASIC (dont les 1 a 2 annees de developpement) sont finalement ammortis. On s'en sert souvent pour prototyper un micro-controlleur genre ARM par exemple.
En bref, concevoir et fabriquer une puce reste un sport de riche...