Plusieurs chose : Et, il me semble (d'après mes cours) que la réalisation d'un masque coute environ 1 Milion de francs (une paille).
D'où l'intéret du business model choisi :
- étape 1 : on montre de quoi on est capable en produisant un carte fonctionnelle sur FPGA. La carte produite se destine aux universités (le pied pour les profs : la carte de dev est une carte vidéo, on peut toujours lui rajouter des modules de traitement spécifique pour les projets, on a les sources HDL) ou les industrielles (on évite de se prendre la tête avec la partie affichage/mémoire/bus pour se concentrer sur notre dev, pour une carte presque donnée).
[cas optimiste pour la suite]
- étape 2 : on trouve des investisseurs intéressés, on lance la production d'asic.
- étape 3 : on cible le marché de l'embarqué et des libristes, on montre que ça peut marcher
- étape 4 : la machine est lancée, on recommance avec des cartes sons, wifi, crypto, etc.
Pour le cas pessimiste, ils n'arrivent pas à trouver d'investisseur, et là ils aviseront (prêts banquaires, aide de la communauté, etc.).
Mais au fait, je ne crois pas que Xilinx aie donné la licence GPL à ISE fondation.... Donc si le compilo n'est pas libre est - ce que l'architecture générée en sera libre pour autant ? Vu qu'on est en train de jouer au puriste autant continuer :-p
D'où l'intéret de distribuer le HDL et le RTL. Normalement, avec ça on est relativement indépendant du synthétiseur (c'est pas vraiment un compilo en fait ;)
[^] # Re: Des partenaires professionnels
Posté par Fanf . En réponse à la dépêche Projet Open Graphic : les premières cartes de test avant la fin de l'année !. Évalué à 3.
Et, il me semble (d'après mes cours) que la réalisation d'un masque coute environ 1 Milion de francs (une paille).
D'où l'intéret du business model choisi :
- étape 1 : on montre de quoi on est capable en produisant un carte fonctionnelle sur FPGA. La carte produite se destine aux universités (le pied pour les profs : la carte de dev est une carte vidéo, on peut toujours lui rajouter des modules de traitement spécifique pour les projets, on a les sources HDL) ou les industrielles (on évite de se prendre la tête avec la partie affichage/mémoire/bus pour se concentrer sur notre dev, pour une carte presque donnée).
[cas optimiste pour la suite]
- étape 2 : on trouve des investisseurs intéressés, on lance la production d'asic.
- étape 3 : on cible le marché de l'embarqué et des libristes, on montre que ça peut marcher
- étape 4 : la machine est lancée, on recommance avec des cartes sons, wifi, crypto, etc.
Pour le cas pessimiste, ils n'arrivent pas à trouver d'investisseur, et là ils aviseront (prêts banquaires, aide de la communauté, etc.).
Mais au fait, je ne crois pas que Xilinx aie donné la licence GPL à ISE fondation.... Donc si le compilo n'est pas libre est - ce que l'architecture générée en sera libre pour autant ? Vu qu'on est en train de jouer au puriste autant continuer :-p
D'où l'intéret de distribuer le HDL et le RTL. Normalement, avec ça on est relativement indépendant du synthétiseur (c'est pas vraiment un compilo en fait ;)