Posté par lym .
En réponse à la dépêche Memtest86+ v6.00 est sorti.
Évalué à 2.
Dernière modification le 03 novembre 2022 à 12:34.
Rassurant, peut-être, mais pour ma part j'ai vu trop de problèmes passer à travers des tests. A tel point que sur des cartes télécom/industrielles, ils ne sont plus guère passés qu'en prod et plutôt pour déceler des problèmes de fabrication que des boitiers DDR eux-mêmes.
De toutes manières, les problèmes n'ont plus guère de chance de passer à travers le nombre croissant de calibrations avec les générations de DDR. Donc cela va coincer dès l'init dun contrôleur DDR avec aucune chance de pouvoir lancer un memtest.
Et si l'init passe quand même, il y a plus de chance que le démarrage d'un OS complet stresse plus la DDR que dérouler un memtest. Avec soit des erreurs captées par l'ECC si présent... ou le florilège d'exceptions/comportement indéterminé pouvant résulter de problèmes de RAM.
De toutes manières, les temps de tests deviennent désormais prohibitifs avec les tailles de RAM installées. Le dernier test systématique (fait à chaque boot) que j'ai eu à écrire se contentait, de u-boot et exceptions ECC masquées, de faire une passe de lecture du pattern d'init du contrôleur DDR: Donc une passe de simple lecture ASM optimisée pour l'architecture (PowerPC et ses instructions avec incrément de l'adresse automatique) et les tailles de burst/ligne de cache. Pas de comparaison, rien, juste une lecture finale des compteurs d'erreurs ECC pour vérifier qu'il n'y en avait pas eu!
[^] # Re: Ma gratitude
Posté par lym . En réponse à la dépêche Memtest86+ v6.00 est sorti. Évalué à 2. Dernière modification le 03 novembre 2022 à 12:34.
Rassurant, peut-être, mais pour ma part j'ai vu trop de problèmes passer à travers des tests. A tel point que sur des cartes télécom/industrielles, ils ne sont plus guère passés qu'en prod et plutôt pour déceler des problèmes de fabrication que des boitiers DDR eux-mêmes.
De toutes manières, les problèmes n'ont plus guère de chance de passer à travers le nombre croissant de calibrations avec les générations de DDR. Donc cela va coincer dès l'init dun contrôleur DDR avec aucune chance de pouvoir lancer un memtest.
Et si l'init passe quand même, il y a plus de chance que le démarrage d'un OS complet stresse plus la DDR que dérouler un memtest. Avec soit des erreurs captées par l'ECC si présent... ou le florilège d'exceptions/comportement indéterminé pouvant résulter de problèmes de RAM.
De toutes manières, les temps de tests deviennent désormais prohibitifs avec les tailles de RAM installées. Le dernier test systématique (fait à chaque boot) que j'ai eu à écrire se contentait, de u-boot et exceptions ECC masquées, de faire une passe de lecture du pattern d'init du contrôleur DDR: Donc une passe de simple lecture ASM optimisée pour l'architecture (PowerPC et ses instructions avec incrément de l'adresse automatique) et les tailles de burst/ligne de cache. Pas de comparaison, rien, juste une lecture finale des compteurs d'erreurs ECC pour vérifier qu'il n'y en avait pas eu!