Verilator transforme du Verilog synthétisable en une classe C++.
Il ne te reste plus qu'à écrire ton testbench en C++ (ou SystemC qui n'est qu'une bibliothèque C++).
Verilator est le simulateur le plus rapide du marché – et de loin ! –. C'est le simulateur utilisé pour les cœurs de processeur, notamment RISC-V, mais les autre l'utilise également.
Le gros point noir de Verilator à mon avis c'est qu'il n'existe pas vraiment d'écosystème de bibliothèque de tests en C++ pour les différents composants et protocoles (UART, SPI, Wishbone, AXI, hdmi, ...). On a l'impression de réinventer la roue à chaque fois qu'on écrit un banc de test.
[^] # Re: Grand merci !
Posté par martoni (site web personnel, Mastodon) . En réponse à la dépêche Sortie de la version 0.10 de Yosys. Évalué à 5.
Verilator transforme du Verilog synthétisable en une classe C++.
Il ne te reste plus qu'à écrire ton testbench en C++ (ou SystemC qui n'est qu'une bibliothèque C++).
Verilator est le simulateur le plus rapide du marché – et de loin ! –. C'est le simulateur utilisé pour les cœurs de processeur, notamment RISC-V, mais les autre l'utilise également.
Le gros point noir de Verilator à mon avis c'est qu'il n'existe pas vraiment d'écosystème de bibliothèque de tests en C++ pour les différents composants et protocoles (UART, SPI, Wishbone, AXI, hdmi, ...). On a l'impression de réinventer la roue à chaque fois qu'on écrit un banc de test.
J'ai plus qu'une balle