Division entière, instruction DIV sur Intel x86 : entre 56 et 70 cycles horloges pour que l'ALU exécute l'instruction et fournisse le résultat.
Sur PowerPC, instruction DIVW, exécution en 19 cycles horloges.
On continue ?
Multiplication entière sur intel : MUL : 14 à 18 cycles horloge.
Sur PowerPC : 2 à 6 cycles horloge.
Par contre pour les additions/soustraction entière : autant pour l'un et l'autre.
Actuellement, les pentiums ayant une fréquence de 4,3 GHz contre 2GHz pour les ppc, il est exact qu'une application s'exécutera BEAUCOUP plus vite sur pentium si... elle ne fait appel ni à la FPU, ni aux multiplications/divisions entières :-)
[^] # Re: [RC]ISC
Posté par peau chat . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
Passons à la suite.
Division entière, instruction DIV sur Intel x86 : entre 56 et 70 cycles horloges pour que l'ALU exécute l'instruction et fournisse le résultat.
Sur PowerPC, instruction DIVW, exécution en 19 cycles horloges.
On continue ?
Multiplication entière sur intel : MUL : 14 à 18 cycles horloge.
Sur PowerPC : 2 à 6 cycles horloge.
Par contre pour les additions/soustraction entière : autant pour l'un et l'autre.
Actuellement, les pentiums ayant une fréquence de 4,3 GHz contre 2GHz pour les ppc, il est exact qu'une application s'exécutera BEAUCOUP plus vite sur pentium si... elle ne fait appel ni à la FPU, ni aux multiplications/divisions entières :-)