Il y a quand même des différences concrètes entre les deux architectures de microprocesseurs. Et en général, ce sont les sociétés qui produisent des microprocesseur CISC qui mettent en avant le fait qu'ils ont eux aussi des nouyeaux RISC :-)
Une différence concrète : comparaison d'une multiplication en virgule flottante :
Sur un pentium 4 ou un xeon, le pipeline ne peut accepter une opération que tout les 2 cycles horloges, et il s'écoule 7 cycles d'horloges entre le moment où l'opération entre dans le pipeline et le résultat en sort.
La même multiplication en virgule flottante sur un power PC s'effectue entièrement en 3 cycles d'horloge, et le pipeline accepte une opération à chaque cycle d'horloge.
Et comme il y a 2 pipelines pour les op en virgules flottantes sur les PPC, cela veut dire que le CPU peut sortir deux résultats par cycle d'horloge.
[^] # Re: [RC]ISC
Posté par aegir_lf . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 3.
Une différence concrète : comparaison d'une multiplication en virgule flottante :
Sur un pentium 4 ou un xeon, le pipeline ne peut accepter une opération que tout les 2 cycles horloges, et il s'écoule 7 cycles d'horloges entre le moment où l'opération entre dans le pipeline et le résultat en sort.
La même multiplication en virgule flottante sur un power PC s'effectue entièrement en 3 cycles d'horloge, et le pipeline accepte une opération à chaque cycle d'horloge.
Et comme il y a 2 pipelines pour les op en virgules flottantes sur les PPC, cela veut dire que le CPU peut sortir deux résultats par cycle d'horloge.