Le surcoût est au minimum de 30 % de transistor supplémentaire pour les étapes fetch/decode par rapport à de l'ARM.
Oui, c'est le seul avantage évident pour le RISC vs CISC. Mais c'est tout. Typiquement, le code x86 est globalement plus compact que le code ARM même Thumb. Cela change tout sur l'efficacité du cache L1 code. Cela compense l'utilisation d'un décodeur plus gros.
[^] # Re: quel forceur ce Martoni
Posté par Nicolas Boulay (site web personnel) . En réponse au journal Le retour du RiscPC ?. Évalué à 4.
Oui, c'est le seul avantage évident pour le RISC vs CISC. Mais c'est tout. Typiquement, le code x86 est globalement plus compact que le code ARM même Thumb. Cela change tout sur l'efficacité du cache L1 code. Cela compense l'utilisation d'un décodeur plus gros.
"La première sécurité est la liberté"