Oui, j'imagine qu'il faut commencer par une chaîne logicielle complète avant de complexifier.
C'est vrai aussi que ton IP peut se tester dans un autre FPGA :)
Ton IP a plein d'application potentiel comme du hardware dédié programmable dans un SoC par exemple. Le problème est toujours le rapport entre prix/flexibilité/puissance de calcul exploitable : accès à la DRAM facile ou pas, accès à des IOs, accès des DMA, connectivité avec un cpu ou pas. D'ailleurs, je me demande si quelqu'un à déjà penser à faire un bloc de calcul de cpu à base de FPGA ou si c'est trop lent (avantage: pas d'IO dédié, pas de drivers d'OS dédié, partage de ressource utilisant les registres CPU déjà gérés).
[^] # Re: chip de test
Posté par Nicolas Boulay (site web personnel) . En réponse au journal k1g1 : le premier FPGA Libre.... Évalué à 5.
Oui, j'imagine qu'il faut commencer par une chaîne logicielle complète avant de complexifier.
C'est vrai aussi que ton IP peut se tester dans un autre FPGA :)
Ton IP a plein d'application potentiel comme du hardware dédié programmable dans un SoC par exemple. Le problème est toujours le rapport entre prix/flexibilité/puissance de calcul exploitable : accès à la DRAM facile ou pas, accès à des IOs, accès des DMA, connectivité avec un cpu ou pas. D'ailleurs, je me demande si quelqu'un à déjà penser à faire un bloc de calcul de cpu à base de FPGA ou si c'est trop lent (avantage: pas d'IO dédié, pas de drivers d'OS dédié, partage de ressource utilisant les registres CPU déjà gérés).
"La première sécurité est la liberté"