Je comprend pas vraiment l'argument de la sécurité, en quoi le RISC-V apporterait ou non de la sécurité ?
Et bien l'ISA du CPU peut aider pour la détection de débordement entier comme le fait le MIPS mais pas le RISC-V, la détection de dépassement d'index de tableau, etc.
Si tu veux en savoir plus va lire le lien que j'avais donné.
Mais le seuil intérêt du RISC-V est d'avoir une ISA ouverte, l'ISA en elle même est juste un CPU "de base" qui n'apporte presque aucun progrès technique, dommage..
[^] # Re: Le rêve
Posté par reno . En réponse au journal Raspberry-Pi entre dans la fondation Risc-V. Évalué à 3.
Et bien l'ISA du CPU peut aider pour la détection de débordement entier comme le fait le MIPS mais pas le RISC-V, la détection de dépassement d'index de tableau, etc.
Si tu veux en savoir plus va lire le lien que j'avais donné.
Mais le seuil intérêt du RISC-V est d'avoir une ISA ouverte, l'ISA en elle même est juste un CPU "de base" qui n'apporte presque aucun progrès technique, dommage..