Sérieusement qui a les moyens de payer aussi chère une solution libre ? C'est juste un plan sans queue ni tête des le départs. 100€ pour du hardware d'un constructeur inconnu qui me dit que c'est libre, je suis près à prendre le risque. Plusieurs milliers d'euros, Nop !
Je pense que tenter de reproduire le même business modèle du consumer électronique mais juste en prenant des composant plus libre fournit par les même société qui font les versions non libre, n'arrivera à rien. C'est pas leur priorité et les volumes sont trop petit.
Le projet Risc-V tente une approche différente, mais ils font aussi pas mal d'erreurs et pas forcément comme celle présenté dans l'article. Tout d'abord le design fondation orienté et pas logiciel libre avec des gros red flags sur les brevets d'une possible implémentation. Mais même si ca c'était clarifié, le vrai problème, c'est la fragmentation du logiciel. Pas de norme pour le boot, yeah, un noyaux et un bootloader par version de cpu ! Même l'user space va être compliqué à unifier... Sans compter aussi l'approche universitaire, Risc parfait et on ajoute à postériori les instructions compact parce qu'on a des problèmes de performances. Il faudra bien une décennie avant que le Risc-v soit utilisable comme plateforme (globalement, ils font les mêmes erreurs que arm...).
Du coup, quand on part de se point de vue, clairement on a le droit d'être défaitiste et de se dire qu'il n'y a rien qui va sortir.je pense que c'est faux.c'est juste que le point de départ est mal placé.
Il faut une architecture performante, supporté par linux et gcc, sans brevet ni aucune grosse société active dessus. C'est bien dans les années 90, il y a eu pas mal d'architecture qui ont subit un mauvais sort économique. Je pense en particulier aux alpha de dec et aux super Hitachi.
Je ne connais aucune société qui tente avec l'alpha, mais c'est probablement juste parce que le marché n'est pas la. Pour le super Hitachi, il y a la société SEI qui a libéré sous licence bsd un compatible SH2 nommé j2 et un son petit frère le j1. Le tout sans brevet et qui boot direct sur un linux upstream (ils ont rajouté le support du device tree et normalisé le boot pour avoir le même noyaux sur toute leur board).
Ils ont déjà des clients et travaille à une board a 100€ pour dev sur fpga dans l'objectif de faire des asic (ca prend plus de temps, car ils ne peuvent pas la prioritise face aux clients qui payent déjà). Cette board a trois puces: un fpga, un contrôleur pour le boot et un contrôleur USB pour des raison d'énergie. Pour l'instant, ces deux dernières ne sont pas libre. Mais avec le temps et des volumes connus, elles pourront toutes les deux être progressivement remplacé par des Soc a base de j-core.
De plus leur roadmap est plutôt clair et suis la disponibilité des brevets. Ainsi en fin d'années, le j3 sortira avec une mmu et sera compatible avec le sh4. Il aura probablement aussi une fpu, mais suivra le standard IEEE plutôt que ce que faisait le sh4. Le j4 est prévu comme une évolution multi issue du j3 et sera probablement pour la fin de l'année prochaine. Enfin, ils attendront 2020 pour faire le j64 qui sera une évolution 64 bits du jeu d'instruction sh comme x86_64 fut une évolution du x86_32. Il est a noté qu'ils se focalisent sur une architecture basse consommation d'énergie, du coup, ils n'ont aucun plan pour implémenter quoique ce soit de prédictif.
De mon point de vue, je pense que c'est une approche plus sûre.Rome ne s'est pas construit en un an et avoir des étapes utiles et vendeuses avant de faire un monstre comme celui proposé par talos , me semble nécessaire ! Et il y a plein de technos qui vont se libéré dans les dix ans: wifi,3g,...
# Bullshit !
Posté par cedric . En réponse à la dépêche Matériel libre : état des lieux après l’échec de la campagne de financement Talos. Évalué à 4.
Sérieusement qui a les moyens de payer aussi chère une solution libre ? C'est juste un plan sans queue ni tête des le départs. 100€ pour du hardware d'un constructeur inconnu qui me dit que c'est libre, je suis près à prendre le risque. Plusieurs milliers d'euros, Nop !
Je pense que tenter de reproduire le même business modèle du consumer électronique mais juste en prenant des composant plus libre fournit par les même société qui font les versions non libre, n'arrivera à rien. C'est pas leur priorité et les volumes sont trop petit.
Le projet Risc-V tente une approche différente, mais ils font aussi pas mal d'erreurs et pas forcément comme celle présenté dans l'article. Tout d'abord le design fondation orienté et pas logiciel libre avec des gros red flags sur les brevets d'une possible implémentation. Mais même si ca c'était clarifié, le vrai problème, c'est la fragmentation du logiciel. Pas de norme pour le boot, yeah, un noyaux et un bootloader par version de cpu ! Même l'user space va être compliqué à unifier... Sans compter aussi l'approche universitaire, Risc parfait et on ajoute à postériori les instructions compact parce qu'on a des problèmes de performances. Il faudra bien une décennie avant que le Risc-v soit utilisable comme plateforme (globalement, ils font les mêmes erreurs que arm...).
Du coup, quand on part de se point de vue, clairement on a le droit d'être défaitiste et de se dire qu'il n'y a rien qui va sortir.je pense que c'est faux.c'est juste que le point de départ est mal placé.
Il faut une architecture performante, supporté par linux et gcc, sans brevet ni aucune grosse société active dessus. C'est bien dans les années 90, il y a eu pas mal d'architecture qui ont subit un mauvais sort économique. Je pense en particulier aux alpha de dec et aux super Hitachi.
Je ne connais aucune société qui tente avec l'alpha, mais c'est probablement juste parce que le marché n'est pas la. Pour le super Hitachi, il y a la société SEI qui a libéré sous licence bsd un compatible SH2 nommé j2 et un son petit frère le j1. Le tout sans brevet et qui boot direct sur un linux upstream (ils ont rajouté le support du device tree et normalisé le boot pour avoir le même noyaux sur toute leur board).
Ils ont déjà des clients et travaille à une board a 100€ pour dev sur fpga dans l'objectif de faire des asic (ca prend plus de temps, car ils ne peuvent pas la prioritise face aux clients qui payent déjà). Cette board a trois puces: un fpga, un contrôleur pour le boot et un contrôleur USB pour des raison d'énergie. Pour l'instant, ces deux dernières ne sont pas libre. Mais avec le temps et des volumes connus, elles pourront toutes les deux être progressivement remplacé par des Soc a base de j-core.
De plus leur roadmap est plutôt clair et suis la disponibilité des brevets. Ainsi en fin d'années, le j3 sortira avec une mmu et sera compatible avec le sh4. Il aura probablement aussi une fpu, mais suivra le standard IEEE plutôt que ce que faisait le sh4. Le j4 est prévu comme une évolution multi issue du j3 et sera probablement pour la fin de l'année prochaine. Enfin, ils attendront 2020 pour faire le j64 qui sera une évolution 64 bits du jeu d'instruction sh comme x86_64 fut une évolution du x86_32. Il est a noté qu'ils se focalisent sur une architecture basse consommation d'énergie, du coup, ils n'ont aucun plan pour implémenter quoique ce soit de prédictif.
De mon point de vue, je pense que c'est une approche plus sûre.Rome ne s'est pas construit en un an et avoir des étapes utiles et vendeuses avant de faire un monstre comme celui proposé par talos , me semble nécessaire ! Et il y a plein de technos qui vont se libéré dans les dix ans: wifi,3g,...