Quand tu conçois le schéma d'un circuit, tu peux instantanément passer à la production sans prototypage ? Chapeau ! C'est ce que tu es en train de dire.
Suivi de :
elles auraient pu faire encore mieux si, depuis 10 ans, elles avaient pu briser ce besoin de compatibilité
C'est bien toi qui spécules sur les plus grandes performances d'une hypothétique architecture alternative qui n'existe pas ;) Je ne dis pas que respecter la compatibilité ascendante n'a pas de coût, mais je ne pense pas qu'il soit si élevé qu'on veuille bien le faire croire. Concernant les problématiques de traduction CISC (ISA) -> pseudo-RISC (coeur d'exécution), je signale que même un processeur comme les derniers IBM (Power4) traduit certaines instructions du jeu d'instructions (pourtant RISC) en plusieurs micro-instructions. La tendance au découplage ISA-coeur d'exécution apparaît de plus en plus générale, même si le x86 a éprouvé ce besoin plus tôt. Les décodeurs représentant une part de plus en plus réduite du silicium (vu qu'à côté les caches et les unités d'exécution explosent pour assurer la montée en puissance), leur impact sur les coûts de production est négligeable.
D'autre part j'interprète les propos de Torvalds autrement : il dit que le x86 s'est concentré sur l'optimisation de cas non-réguliers (d'où les modes d'adressage complexes, le jeu d'instruction non-orthogonal et foisonnant...), alors que l'approche RISC traditionnelle consiste à optimiser des cas d'écoles (voir par exemple le F-CPU : optimiser les boucles de traitement hyper régulières du type FFT ou chiffrement symétrique ; ce n'est pas une critique, vu que dans leur cas le manque de ressources impose une certaine sélectivité des objectifs ;-)). Ce n'est pas étonnant, puisque le RISC est né à une époque où les principales applications critiques étaient du calcul scientifique, donc facilement régularisable et présentant peu de complexité (indirections multiples, branchements conditionnels...). Depuis l'explosion des serveurs et bases de données, on se rend compte que le RISC n'est pas forcément très adapté (surtout dans ses formes les plus pures). Ce n'est pas un hasard si l'Opteron est vendu principalement comme un processeur pour serveurs et bases de données : il allie un jeu d'instructions efficace dans ce domaine (je souligne : oui oui, je parle bien du x86-64, ce fils de boulet ;-)) à une architecture mémoire et multi-processeurs particulièrement prometteuse.
PS : si je parle de "guégerre RISC/CISC", c'est bien parce que c'est le fond du propos de Torvalds.
[^] # Re: ???
Posté par Moby-Dik . En réponse à la dépêche Mandrake sort une distribution pour processeurs AMD-64bit. Évalué à 2.
Suivi de :
elles auraient pu faire encore mieux si, depuis 10 ans, elles avaient pu briser ce besoin de compatibilité
C'est bien toi qui spécules sur les plus grandes performances d'une hypothétique architecture alternative qui n'existe pas ;) Je ne dis pas que respecter la compatibilité ascendante n'a pas de coût, mais je ne pense pas qu'il soit si élevé qu'on veuille bien le faire croire. Concernant les problématiques de traduction CISC (ISA) -> pseudo-RISC (coeur d'exécution), je signale que même un processeur comme les derniers IBM (Power4) traduit certaines instructions du jeu d'instructions (pourtant RISC) en plusieurs micro-instructions. La tendance au découplage ISA-coeur d'exécution apparaît de plus en plus générale, même si le x86 a éprouvé ce besoin plus tôt. Les décodeurs représentant une part de plus en plus réduite du silicium (vu qu'à côté les caches et les unités d'exécution explosent pour assurer la montée en puissance), leur impact sur les coûts de production est négligeable.
D'autre part j'interprète les propos de Torvalds autrement : il dit que le x86 s'est concentré sur l'optimisation de cas non-réguliers (d'où les modes d'adressage complexes, le jeu d'instruction non-orthogonal et foisonnant...), alors que l'approche RISC traditionnelle consiste à optimiser des cas d'écoles (voir par exemple le F-CPU : optimiser les boucles de traitement hyper régulières du type FFT ou chiffrement symétrique ; ce n'est pas une critique, vu que dans leur cas le manque de ressources impose une certaine sélectivité des objectifs ;-)). Ce n'est pas étonnant, puisque le RISC est né à une époque où les principales applications critiques étaient du calcul scientifique, donc facilement régularisable et présentant peu de complexité (indirections multiples, branchements conditionnels...). Depuis l'explosion des serveurs et bases de données, on se rend compte que le RISC n'est pas forcément très adapté (surtout dans ses formes les plus pures). Ce n'est pas un hasard si l'Opteron est vendu principalement comme un processeur pour serveurs et bases de données : il allie un jeu d'instructions efficace dans ce domaine (je souligne : oui oui, je parle bien du x86-64, ce fils de boulet ;-)) à une architecture mémoire et multi-processeurs particulièrement prometteuse.
PS : si je parle de "guégerre RISC/CISC", c'est bien parce que c'est le fond du propos de Torvalds.