Retourner au contenu associé (dépêche : Icestudio 0.2, du schéma au verilog)
Posté par Guillaume Maillard (site web personnel) le 25 juillet 2016 à 16:49. En réponse à la dépêche Icestudio 0.2, du schéma au verilog. Évalué à 0.
Si "vous", au sens des "nous allons", êtes capable de faire cela c'est que "vous" êtes capables de concevoir et fabriquer des processeurs ou FPGA en France qui sont "compétitifs" en terme de prix ou de vitesse...
Alors pourquoi s’embêter à "libérer"?
AltStyle によって変換されたページ (->オリジナル) / アドレス: モード: デフォルト 音声ブラウザ ルビ付き 配色反転 文字拡大 モバイル
[^] # Re: La "libération" de ce FPGA est une excellente chose
Posté par Guillaume Maillard (site web personnel) . En réponse à la dépêche Icestudio 0.2, du schéma au verilog. Évalué à 0.
Si "vous", au sens des "nous allons", êtes capable de faire cela c'est que "vous" êtes capables de concevoir et fabriquer des processeurs ou FPGA en France qui sont "compétitifs" en terme de prix ou de vitesse...
Alors pourquoi s’embêter à "libérer"?