En fait la philosophie CISC, c'est toujours plus d'instructions (complexes), pour toujours plus de performances. Et pour faciliter la tâche du programmeur.
La philosophie RISC, c'est beaucoup moins d'instructions, mais des instructions qui consommment peu de cycles. Tant pis s'il faut faire 6 instructions pour faire ce qu'on peut faire avec un seul en CISC (de toute façon on a arrêté de coder en ASM, ya des compilos pour ça), on s'y retrouve parce que ces instructions consomment moins de cycle.
Ca c'est la théorie RISC vs CISC au début des années 90. Une époque où ceux qui codaient pouvaient encore coder le nombre de cycles consommés, et où les concepteurs de CPU étaient plutôt bridés par le nombre de transistors à leur disposition dans un CPU/coeur.
La pratique en 2016 c'est que presque toutes les instructions consomment un cycle, voire une partie de cycle, on a assez de transistors pour cela. Donc on fait quoi ? On rajoute à nouveau des instructions : MMX, SSE (SIMD), AES... Alors CISC vs RISC, moi je rigole : ça n'existe plus.
Après il est vrai qu'Intel part avec le l'handicap de continuer à maintenir une compatibilité de ses processeurs avec les gammes précédantes, et que ça remonte loin dans le temps... Du coup, ça marche bien avec windows et un univers de sources fermés.
Dans un univers de sources ouvertes ou il suffit de recompiler avec un compilateur adapté, tu peux avoir un set d'instruction qui reflète mieux l'organisation interne de ton CPU, et avoir au final une meilleure efficacité de ton CPU (et utilisation énergétique). D'où la percée des ARMs sur téléphones.
Mais plus on intègre de transistors, moins ce sera handicapant de garder cette compatibilité : un décodeur devant (dont la consomation en transitors est faible), et voilà (d'où Intel tente aujourd'hui même de faire de l'embarqué basse consommation, où ils étaient tellement mauvais dans le temps qu'ils n'y allaient même pas).
[^] # Re: Rien sur les spécificités du nouveau bébé 1er du top 500 ?
Posté par Maxime Ritter (site web personnel) . En réponse à la dépêche Le Top 500 des supercalculateurs de juin 2016. Évalué à 5.
En fait la philosophie CISC, c'est toujours plus d'instructions (complexes), pour toujours plus de performances. Et pour faciliter la tâche du programmeur.
La philosophie RISC, c'est beaucoup moins d'instructions, mais des instructions qui consommment peu de cycles. Tant pis s'il faut faire 6 instructions pour faire ce qu'on peut faire avec un seul en CISC (de toute façon on a arrêté de coder en ASM, ya des compilos pour ça), on s'y retrouve parce que ces instructions consomment moins de cycle.
Ca c'est la théorie RISC vs CISC au début des années 90. Une époque où ceux qui codaient pouvaient encore coder le nombre de cycles consommés, et où les concepteurs de CPU étaient plutôt bridés par le nombre de transistors à leur disposition dans un CPU/coeur.
La pratique en 2016 c'est que presque toutes les instructions consomment un cycle, voire une partie de cycle, on a assez de transistors pour cela. Donc on fait quoi ? On rajoute à nouveau des instructions : MMX, SSE (SIMD), AES... Alors CISC vs RISC, moi je rigole : ça n'existe plus.
Après il est vrai qu'Intel part avec le l'handicap de continuer à maintenir une compatibilité de ses processeurs avec les gammes précédantes, et que ça remonte loin dans le temps... Du coup, ça marche bien avec windows et un univers de sources fermés.
Dans un univers de sources ouvertes ou il suffit de recompiler avec un compilateur adapté, tu peux avoir un set d'instruction qui reflète mieux l'organisation interne de ton CPU, et avoir au final une meilleure efficacité de ton CPU (et utilisation énergétique). D'où la percée des ARMs sur téléphones.
Mais plus on intègre de transistors, moins ce sera handicapant de garder cette compatibilité : un décodeur devant (dont la consomation en transitors est faible), et voilà (d'où Intel tente aujourd'hui même de faire de l'embarqué basse consommation, où ils étaient tellement mauvais dans le temps qu'ils n'y allaient même pas).