En lisant le manuel de l'ISA de RiscV, j'arrêtais pas de me dire "Mais WTF ?" surtout à cause des formats d'instructions super longues qu'il prévoit. D'un autre côté, on voit bien que l'expérience des générations précédentes a été très bénéfique, surtout pour la densité de codage, par exemple la réduction la taille des instructions "classiques" de 32 à 30 bits sans vraiment réduire l'efficacité.
Toutefois, je cherche les réelles innovations. RiscV est très "poli", soigné, mais reste à la base une évolution logique de premiers MIPS, une architecture qui a 30 ans maintenant. J'aurais aimé voir plus de remise en question de certains principes de base, par exemple les mécanismes d'accès à la mémoire (qui sont restés les mêmes depuis le tout début). Les techniques d'écriture ou de lecture de la mémoire, ainsi que les sauts de programme, posent des soucis qui font boule de neige lorsque le cœur grossit, causant des délais de toutes sortes et occupant encore plus de place dans les circuits (prédiction de branchement, logique pour flusher le pipeline...)
F-CPU a exploré une alternative, YASEP va encore plus loin. On est au 21è siècle ou pas ? Ah oui mais on reste encore cloués à des méthodes et outils des années 80-90...
[^] # Re: RiscV et LowRisc
Posté par Yann Guidon (site web personnel) . En réponse à la dépêche Le retour de F-CPU, le processeur libre. Évalué à 3.
En lisant le manuel de l'ISA de RiscV, j'arrêtais pas de me dire "Mais WTF ?" surtout à cause des formats d'instructions super longues qu'il prévoit. D'un autre côté, on voit bien que l'expérience des générations précédentes a été très bénéfique, surtout pour la densité de codage, par exemple la réduction la taille des instructions "classiques" de 32 à 30 bits sans vraiment réduire l'efficacité.
Toutefois, je cherche les réelles innovations. RiscV est très "poli", soigné, mais reste à la base une évolution logique de premiers MIPS, une architecture qui a 30 ans maintenant. J'aurais aimé voir plus de remise en question de certains principes de base, par exemple les mécanismes d'accès à la mémoire (qui sont restés les mêmes depuis le tout début). Les techniques d'écriture ou de lecture de la mémoire, ainsi que les sauts de programme, posent des soucis qui font boule de neige lorsque le cœur grossit, causant des délais de toutes sortes et occupant encore plus de place dans les circuits (prédiction de branchement, logique pour flusher le pipeline...)
F-CPU a exploré une alternative, YASEP va encore plus loin. On est au 21è siècle ou pas ? Ah oui mais on reste encore cloués à des méthodes et outils des années 80-90...