En fait, quand tu vas faire le design, tu te reposes sur un des gros fournisseurs de solutions de tout intégrées, et chacun d'eux est qualifié/qualifie les fonderies.
C'est effectivement bien trop coûteux pour prendre le risque de se reposer sur un vrai standard.
Donc les interprétations d'un outil à l'autre, on s'en fout, de toute façon, à la fin, tu ne bosses pas avec Verilog ou VHDL, mais avec la suite de Cadence, de Synopsys, ou de Mentor.
[^] # Re: Standardisation ?!?
Posté par Maclag . En réponse au journal Le VHDL prend-il l'eau ?. Évalué à 4.
En fait, quand tu vas faire le design, tu te reposes sur un des gros fournisseurs de solutions de tout intégrées, et chacun d'eux est qualifié/qualifie les fonderies.
C'est effectivement bien trop coûteux pour prendre le risque de se reposer sur un vrai standard.
Donc les interprétations d'un outil à l'autre, on s'en fout, de toute façon, à la fin, tu ne bosses pas avec Verilog ou VHDL, mais avec la suite de Cadence, de Synopsys, ou de Mentor.