> C'est l'ISA qui est CISC pas le processeur
> RISC/CISC qualifie l'ISA pas la microarchitecture !
Et le but originel de faire un ISA simplifié n'était-il pas de faire une microarchitecture plus légère ? De plus tous les papier que j'ai lu associait fortement l'ISA avec la microarchitecture ce qui me semblent logique.
Au passage, j'ai mis avant ma phrase En simplifiant. Donc au lieu de sortir une vérité de ma phrase qui n'y est pas, merci de correctement me citer. Ma logique était dans l'architecture des processeurs modernes qui emprunte aux CPU RISC pour les coeurs dans le but de monter en fréquence et puissance.
>Perdu ! Cela vient des supercalculateurs "vectoriels" comme les Cray.
hummm.. on m'aurai menti ? mais c'est vrai que le Cray est ancient et est à l'origine de vecoriel. Mea culpa.
> La phrase est ambigüe.
A quel niveau ? Je ne te suis pas.
>(un code ARM thumb est bien plus gros que du code "normal" x86)
Ouh la, je ne m'aventure pas dans ce genre de "vérité". Déja, faudrait définir un code "normal" x86. J'ai vu de cas sur des routines où le x86 est trop gros et des cas où l'ARM thumb est plus gros. Classer la taille de code, c'est partir des besoins applicatif pour faire des mesures. C'est comme ça que cela se passe où je travaille et les experts ne font pas confiance au marketing. Le code fait maison est envoyé au fournisseur qui doit renvoyer la taille de code obtenue et les performances en calcul.
[^] # Re: N'importe quoi
Posté par Schwarzy . En réponse à la dépêche AMD et INTEL optent pour des technologies opposées.. Évalué à 2.
> RISC/CISC qualifie l'ISA pas la microarchitecture !
Et le but originel de faire un ISA simplifié n'était-il pas de faire une microarchitecture plus légère ? De plus tous les papier que j'ai lu associait fortement l'ISA avec la microarchitecture ce qui me semblent logique.
Au passage, j'ai mis avant ma phrase En simplifiant. Donc au lieu de sortir une vérité de ma phrase qui n'y est pas, merci de correctement me citer. Ma logique était dans l'architecture des processeurs modernes qui emprunte aux CPU RISC pour les coeurs dans le but de monter en fréquence et puissance.
>Perdu ! Cela vient des supercalculateurs "vectoriels" comme les Cray.
hummm.. on m'aurai menti ? mais c'est vrai que le Cray est ancient et est à l'origine de vecoriel. Mea culpa.
> La phrase est ambigüe.
A quel niveau ? Je ne te suis pas.
>(un code ARM thumb est bien plus gros que du code "normal" x86)
Ouh la, je ne m'aventure pas dans ce genre de "vérité". Déja, faudrait définir un code "normal" x86. J'ai vu de cas sur des routines où le x86 est trop gros et des cas où l'ARM thumb est plus gros. Classer la taille de code, c'est partir des besoins applicatif pour faire des mesures. C'est comme ça que cela se passe où je travaille et les experts ne font pas confiance au marketing. Le code fait maison est envoyé au fournisseur qui doit renvoyer la taille de code obtenue et les performances en calcul.