les processeurs x86 ont un coeur RISC et un front-end pour les instructions CISC x86
ça c'est du buz word. C'est l'ISA qui est CISC pas le processeur ! Car dans ce cas des processeurs RISC ont des coeurs CISC (cf DLX) !
des améliorations "CISC" comme la mémoire cache ou la prédiction de branches pour gagner en performances.
gni ? le rapport avec la choucroute ? RISC/CISC qualifie l'ISA pas la microarchitecture !
(la réalité est d'ailleurs que le SIMD vient du monde des DSP).
Perdu ! Cela vient des supercalculateurs "vectoriels" comme les Cray.
La distinction RISC/CISC se trouve encore dans le petit "embarqué". Les RISC se prêtent bien au "pipelining" des instructions contrairement au CISC.
C'est vrai.
On gagne donc en nombre d'instructions par cycle tout en gardant la même fréquence (5 - 30 Mhz) et presque la même consommation électrique (et c'est très IMPORTANT dans l'enfoui).
La phrase est ambigüe. Disons qu'à complexité égal, un processeurs RISC monte à plus haute fréquence (souvenez vous des premiers alpha).
Pour la consomation élèctrique, il y a d'autres facteurs qui rentre en jeu.
Le nombre élevé de registres dans le RISC est un plus dans la course au performance puisque on limite les accès mémoires dans des boucles de calculs.
C'est la conséquence du gain de place que l'on a en virant l'inutile. Mais ce n'est pas réservé au RISC. Il suffit de voir les nouveaux DSP texas qui ont des instructions, 16 32 48 bits... pour gagner en taille de code (un code ARM thumb est bien plus gros que du code "normal" x86).
[^] # Re: N'importe quoi
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche AMD et INTEL optent pour des technologies opposées.. Évalué à 4.
ça c'est du buz word. C'est l'ISA qui est CISC pas le processeur ! Car dans ce cas des processeurs RISC ont des coeurs CISC (cf DLX) !
des améliorations "CISC" comme la mémoire cache ou la prédiction de branches pour gagner en performances.
gni ? le rapport avec la choucroute ? RISC/CISC qualifie l'ISA pas la microarchitecture !
(la réalité est d'ailleurs que le SIMD vient du monde des DSP).
Perdu ! Cela vient des supercalculateurs "vectoriels" comme les Cray.
La distinction RISC/CISC se trouve encore dans le petit "embarqué". Les RISC se prêtent bien au "pipelining" des instructions contrairement au CISC.
C'est vrai.
On gagne donc en nombre d'instructions par cycle tout en gardant la même fréquence (5 - 30 Mhz) et presque la même consommation électrique (et c'est très IMPORTANT dans l'enfoui).
La phrase est ambigüe. Disons qu'à complexité égal, un processeurs RISC monte à plus haute fréquence (souvenez vous des premiers alpha).
Pour la consomation élèctrique, il y a d'autres facteurs qui rentre en jeu.
Le nombre élevé de registres dans le RISC est un plus dans la course au performance puisque on limite les accès mémoires dans des boucles de calculs.
C'est la conséquence du gain de place que l'on a en virant l'inutile. Mais ce n'est pas réservé au RISC. Il suffit de voir les nouveaux DSP texas qui ont des instructions, 16 32 48 bits... pour gagner en taille de code (un code ARM thumb est bien plus gros que du code "normal" x86).
"La première sécurité est la liberté"