"..... celà dit je commence à comprendre ce que tu veux dire : un bus série avec un protocole du style "adresse registre:commande" -> periph "adresseregistre:commandelecture"->periph (qui renvoie la donée) : Ca sa'appelle pas SATA ce bus/protocole ? En tout cas dans mes souvenirs, ça y ressemble ... Ca ressemble aussi à l'I2C ..."_
Cela ressemble mais cela n'est pas du tout la même chose. Le SATA offre tout une gamme de "commandes" qui n'ont pas d’intérêt dans ce cas. Le but est de faire tenir un bus sur 2 fil, mais un bus splité par défaut pour masquer la latence (genre amba splité ?).
L'I2C propose un adressage indépendant de l'adressage de la mémoire du microcontrôleur, c'est plus un moyen pour adresse une puce, qu'une zone mémoire précise. De plus, l'espace d'adressage est trop faible pour changer le principe (8/10 bits).
Il faudrait un truc où les messages arrivent tout cuit dans une zone mémoire dédié, comme avec un DMA, sans surcout de gestion de message pour le contrôleur maitre. L'idée est que chaque périphérique puissent envoyer ses donnés par trame toutes les x ms, au lieu de faire des questions/réponses lentes avec latence. L'USB apprend que c'est encore mieux si le protocole binaire ne dépend pas du lien physique, cela permettrait de l'implémenter sur du CAN ou de l'I2C, pour l'émuler sur des vieux truc et l'accélérer sur d'autre (genre lien LVDS à 1Gbps). Le bus aurait son propre espace d'adressage mappé sur les espaces d'adressages des différents microcontrôleurs. C'est encore mieux si la phase d'init ne nécessite pas de pré-configuration, cela permettrait par exemple au microcontrôleur maitre, d'envoyer leur firmeware aux autres μp. Un codage UTF-8 permet d'avoir des messages très court si on utilise le bus pour lire un simple ADC souvent, tout en ayant la possibilité de prévoir un adressage 64 bits.
[^] # Re: PC
Posté par Nicolas Boulay (site web personnel) . En réponse au journal Minnow Board. Évalué à 2.
"..... celà dit je commence à comprendre ce que tu veux dire : un bus série avec un protocole du style "adresse registre:commande" -> periph "adresseregistre:commandelecture"->periph (qui renvoie la donée) : Ca sa'appelle pas SATA ce bus/protocole ? En tout cas dans mes souvenirs, ça y ressemble ... Ca ressemble aussi à l'I2C ..."_
Cela ressemble mais cela n'est pas du tout la même chose. Le SATA offre tout une gamme de "commandes" qui n'ont pas d’intérêt dans ce cas. Le but est de faire tenir un bus sur 2 fil, mais un bus splité par défaut pour masquer la latence (genre amba splité ?).
L'I2C propose un adressage indépendant de l'adressage de la mémoire du microcontrôleur, c'est plus un moyen pour adresse une puce, qu'une zone mémoire précise. De plus, l'espace d'adressage est trop faible pour changer le principe (8/10 bits).
Il faudrait un truc où les messages arrivent tout cuit dans une zone mémoire dédié, comme avec un DMA, sans surcout de gestion de message pour le contrôleur maitre. L'idée est que chaque périphérique puissent envoyer ses donnés par trame toutes les x ms, au lieu de faire des questions/réponses lentes avec latence. L'USB apprend que c'est encore mieux si le protocole binaire ne dépend pas du lien physique, cela permettrait de l'implémenter sur du CAN ou de l'I2C, pour l'émuler sur des vieux truc et l'accélérer sur d'autre (genre lien LVDS à 1Gbps). Le bus aurait son propre espace d'adressage mappé sur les espaces d'adressages des différents microcontrôleurs. C'est encore mieux si la phase d'init ne nécessite pas de pré-configuration, cela permettrait par exemple au microcontrôleur maitre, d'envoyer leur firmeware aux autres μp. Un codage UTF-8 permet d'avoir des messages très court si on utilise le bus pour lire un simple ADC souvent, tout en ayant la possibilité de prévoir un adressage 64 bits.
"La première sécurité est la liberté"