Je maintiens que "en pratique, chaque instruction est ensuite décomposée en micro-instructions qui suivent les principes de RISC." ne veut pas dire grand chose.
On a dit souvent n'importe quoi sur le RISC, pourtant Reduced Instruction Set Computer, c'est assez clair: il s'agit d'un type de jeu d'instruction pour les processeurs.
De quel jeu d'instruction parles t'on? Et bien de celui du CPU, et qu'a t'il de spécial? Il a été conçu pour être bien exploité par les compilateurs (avant c'était plutôt par les programmeurs).
Dire que le coeur x86 a derrière un RISC bof, ça n'a pas grand sens:
1) déjà c'est un jeu d'instruction qui est visible uniquement en interne: le compilateur n'y a pas accès.
Ce qui pose des contraintes par exemple pour l'accès aux registres: le compilateur peut-être obligé d'écrire un registre x86 en mémoire pour faire de la place alors que le CPU a bien assez de registres physiquement présent, mais ils sont cachés et inaccessible directement..
2) les micro instructions suivent-elle vraiment les principes du RISC: load-store, orthogonal (pour que le compilateur puisse l'utiliser efficacement), taille fixe des instructions (etc), peut-être, peut-être pas, vous avez la doc d'Intel vous?
L'implémentation interne des x86 et des RISC est-elle similaire?
Oui! Ca ne veut pas dire pour autant que les x86 ont derrière un RISC..
# Je maintiens qu'il y a une partie qui n'est pas terrible
Posté par reno . En réponse à la dépêche Où vont les supercalculateurs ? D’où on vient, quels sont les problèmes, où l’on va (1re partie). Évalué à 10.
Je maintiens que "en pratique, chaque instruction est ensuite décomposée en micro-instructions qui suivent les principes de RISC." ne veut pas dire grand chose.
On a dit souvent n'importe quoi sur le RISC, pourtant Reduced Instruction Set Computer, c'est assez clair: il s'agit d'un type de jeu d'instruction pour les processeurs.
De quel jeu d'instruction parles t'on? Et bien de celui du CPU, et qu'a t'il de spécial? Il a été conçu pour être bien exploité par les compilateurs (avant c'était plutôt par les programmeurs).
Dire que le coeur x86 a derrière un RISC bof, ça n'a pas grand sens:
1) déjà c'est un jeu d'instruction qui est visible uniquement en interne: le compilateur n'y a pas accès.
Ce qui pose des contraintes par exemple pour l'accès aux registres: le compilateur peut-être obligé d'écrire un registre x86 en mémoire pour faire de la place alors que le CPU a bien assez de registres physiquement présent, mais ils sont cachés et inaccessible directement..
2) les micro instructions suivent-elle vraiment les principes du RISC: load-store, orthogonal (pour que le compilateur puisse l'utiliser efficacement), taille fixe des instructions (etc), peut-être, peut-être pas, vous avez la doc d'Intel vous?
L'implémentation interne des x86 et des RISC est-elle similaire?
Oui! Ca ne veut pas dire pour autant que les x86 ont derrière un RISC..