Non, cette opposition est parfaitement stupide. En premier lieu, elle qualifie le jeu d'instruction et non l'architecture du cpu.
La création des sparc et mips (début année 80) est venu du constat que les instructions complexes du VAX n'étaient jamais générés par un compilateur C. De plus, les instructions multicycles se pipelinent mal et donc ralentissent le processeur. Pour raccourci le pipeline, on met cote à cote ALU et unité mémoire, au lieu de pouvoir faire une lecture mémoire, une opération, et une écriture mémoire. Chaque accès mémoire passe par un registre, cela diminue la latence du CPU.
Aujourd'hui, si on regarde le jeu d'instruction PPC, il ne lui reste plus que la taille fixe de l'instruction à 32 bits, pour diminuer la complexité du décodeur (la grammaire du jeu d'instruction x86 est ambigu !). Même ARM est passé à un mode mixte 16/32 bits pour diminuer la taille du binaire tout en restant performant (thumb v2)
Un x86 passe aujourd'hui par un mode de traduction en μinstruction interne qui sont gérés par un cpu d'architecture différente (le P4 en interne, était une sorte de VLIW). Le jeu d'instruction est maintenant bien décorrélé de l'architecture.
[^] # Re: Bof
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche C11 n'est pas encore mort. Évalué à 4.
Non, cette opposition est parfaitement stupide. En premier lieu, elle qualifie le jeu d'instruction et non l'architecture du cpu.
La création des sparc et mips (début année 80) est venu du constat que les instructions complexes du VAX n'étaient jamais générés par un compilateur C. De plus, les instructions multicycles se pipelinent mal et donc ralentissent le processeur. Pour raccourci le pipeline, on met cote à cote ALU et unité mémoire, au lieu de pouvoir faire une lecture mémoire, une opération, et une écriture mémoire. Chaque accès mémoire passe par un registre, cela diminue la latence du CPU.
Aujourd'hui, si on regarde le jeu d'instruction PPC, il ne lui reste plus que la taille fixe de l'instruction à 32 bits, pour diminuer la complexité du décodeur (la grammaire du jeu d'instruction x86 est ambigu !). Même ARM est passé à un mode mixte 16/32 bits pour diminuer la taille du binaire tout en restant performant (thumb v2)
Un x86 passe aujourd'hui par un mode de traduction en μinstruction interne qui sont gérés par un cpu d'architecture différente (le P4 en interne, était une sorte de VLIW). Le jeu d'instruction est maintenant bien décorrélé de l'architecture.
"La première sécurité est la liberté"