Oui je vois ce que tu veux dire. Mais je crois que ce que tu appelles "architecture" n'est pas le concept qu'on comprend par exemple pour "architecture Sparc, powerpc, i386, ...". Ce dont tu parles est plutôt la réalisation de cette architecture, la configuration, le nombres d'unités de calcul, la longueur du pipe, les forces et les faiblesse du CPU.
Car si j'ai bien compris les compileurs actuels pour CISC ne font pas qu'optimiser les instructions mais les produisent de façon à ce que le microcode dans lequel elles vont être traduites par le CPU soit performant. Parce que ces processeurs exécutent le microcode d'une façon assez proche de celui des RISC. Le problème est que l'architecture "interne", style RISC, change d'une version à l'autre (PIII-> P4 p. ex.).
Je me demande si on a ce problème d'une version à l'autre d'un RISC, par exemple du POWER3 au POWER4 d'IBM.
[^] # Re: Le grand tournant
Posté par marc jeweilige bismark . En réponse à la dépêche Le 64 bits d'AMD pour octobre.... Évalué à 3.
Car si j'ai bien compris les compileurs actuels pour CISC ne font pas qu'optimiser les instructions mais les produisent de façon à ce que le microcode dans lequel elles vont être traduites par le CPU soit performant. Parce que ces processeurs exécutent le microcode d'une façon assez proche de celui des RISC. Le problème est que l'architecture "interne", style RISC, change d'une version à l'autre (PIII-> P4 p. ex.).
Je me demande si on a ce problème d'une version à l'autre d'un RISC, par exemple du POWER3 au POWER4 d'IBM.