2) positionnement : l'un et l'autre ne sont pas incompatibles.
quoique pour l'instant, le ctrl DMA et quelques autres accessoires soient un peu en dehors du but central du projet.
D'ailleurs, on en a très peu discuté, ce qui empêche quiconque de s'avancer.
Pour ce qui est de la surface : il y a des arguments pour et contre un circuit large.
- d'un côté les transistors et les fils deviennent de plus en plus petits, et surtout presque la moitié des transistors servent à latcher des données entre deux étages de pipeline.
- de l'autre côté plus un circuit est petit et plus il peut aller vite et être moins cher (cf ARM). Sans parler du débogage.
Pour sûr FC0 (l'implémentation en cours de réalisation) sera un terrain de foutebaule comparé à un ARM à technologie égale. Mais la comparaison s'arrête là : d'abord c'est du 64 bits avec 64 registres, la fréquence visée est plus grande (il faut 2 cycles pour une adition), les buffers mémoire sont différents...
Donc à chacun de voir, et en plus F-CPU est même fourni avec les sources, donc chacun peut tourner les boutons dans le sens qu'il l'entend : enlever des unités inutiles, changer la taille des registres et des unités, ...
Et puis à quoi bon comparer puisque les intentions sont complétement différentes ?
3) c'est vrai que ça va vite, mais un des seuls avantages du PII par rapport au P5 est qu'il a un bus séparé pour accéder à la L2 externe. Associé à un algo de préfetch dont j'ai eu l'occasion de juger de l'efficacité, j'ai été bluffé du speedup. Le but est de faire ça avec la RAM externe "privée" afin de 1) raccourcir et accélérer les transferts entre le coeur et la RAM offchip 2) bénéficier des "stream hints" inclus dans le code, au lieu de dépenser du HW et du développement dans une machine à reconnaitre les flux de données.
4) j'en ai rien à foutre aujourd'hui : je bosse sur F-CPU qui est descendant des RISC.
5) tout à fait : 1 bit pour indiquer si c'est SIMD et 2 bits pour dire la taille. c'est présent dans toutes les instructions qui opèrent sur des données et c'est bien pratique :-) En changeant la signification des 2 bits de taille on peut faire du code en largeur 128 256 512 1024....
ça change de ces putains d'extensions et de préfixes qu'on trouve dans d'autres architectures (hmmmm.... non.)
Pour le web, voir les urls présentées précédemment.
[^] # Re: Un bon article
Posté par Yann Guidon (site web personnel) . En réponse à la dépêche Article sur le FCPU de LMF. Évalué à 1.
1) ça montre qu'on est du "milieu" :-)
2) positionnement : l'un et l'autre ne sont pas incompatibles.
quoique pour l'instant, le ctrl DMA et quelques autres accessoires soient un peu en dehors du but central du projet.
D'ailleurs, on en a très peu discuté, ce qui empêche quiconque de s'avancer.
Pour ce qui est de la surface : il y a des arguments pour et contre un circuit large.
- d'un côté les transistors et les fils deviennent de plus en plus petits, et surtout presque la moitié des transistors servent à latcher des données entre deux étages de pipeline.
- de l'autre côté plus un circuit est petit et plus il peut aller vite et être moins cher (cf ARM). Sans parler du débogage.
Pour sûr FC0 (l'implémentation en cours de réalisation) sera un terrain de foutebaule comparé à un ARM à technologie égale. Mais la comparaison s'arrête là : d'abord c'est du 64 bits avec 64 registres, la fréquence visée est plus grande (il faut 2 cycles pour une adition), les buffers mémoire sont différents...
Donc à chacun de voir, et en plus F-CPU est même fourni avec les sources, donc chacun peut tourner les boutons dans le sens qu'il l'entend : enlever des unités inutiles, changer la taille des registres et des unités, ...
Et puis à quoi bon comparer puisque les intentions sont complétement différentes ?
3) c'est vrai que ça va vite, mais un des seuls avantages du PII par rapport au P5 est qu'il a un bus séparé pour accéder à la L2 externe. Associé à un algo de préfetch dont j'ai eu l'occasion de juger de l'efficacité, j'ai été bluffé du speedup. Le but est de faire ça avec la RAM externe "privée" afin de 1) raccourcir et accélérer les transferts entre le coeur et la RAM offchip 2) bénéficier des "stream hints" inclus dans le code, au lieu de dépenser du HW et du développement dans une machine à reconnaitre les flux de données.
4) j'en ai rien à foutre aujourd'hui : je bosse sur F-CPU qui est descendant des RISC.
5) tout à fait : 1 bit pour indiquer si c'est SIMD et 2 bits pour dire la taille. c'est présent dans toutes les instructions qui opèrent sur des données et c'est bien pratique :-) En changeant la signification des 2 bits de taille on peut faire du code en largeur 128 256 512 1024....
ça change de ces putains d'extensions et de préfixes qu'on trouve dans d'autres architectures (hmmmm.... non.)
Pour le web, voir les urls présentées précédemment.