Je ne l'ai pas trouvé compliqué au niveau technique mais bon, avoir suivi un cours d'architecture, ça aide :-)
1) Sur le plan technique juste une petite remarque pourquoi avoir utilisé le terme "diélectrique" au début de l'article plutôt que "isolant"?
C'est la même chose, non?
2) Sinon il y a un truc que je n'ai pas bien compris c'est le positionnement du FCPU.
Au début de l'article, tu parles du créneau du maximum de puissance pour un coût minimum.
Et après c'est un CPU 64 bits superpipeliné, incluant le controleur de mémoire, le controleur DMA, le controleur de bus périphérique (le southbridge ?????).
Haute performance peut-être, mais surface de silicium mmmh intéréssante on va dire!
Bon peut-être que le bas cout va venir du fait que le code VHDL sera libre..
3) En plus j'ai un gros doute sur l'interet de mettre le southbridge dans le CPU: les standards evoluent tellement rapidement..
4) Je suis d'accord avec le débat du dessus qui considere que la bataille d'architecte a été considéré du mauvais point de vue: CISC ou RISC ce sont des differents type de jeux d'instruction (IS: Instruction Set) sous-entendu jeux d'instruction EXTERNE..
Et pour moi:
- le CISC a gagné la bataille pour les PC car le 80x86 a gagné la bataille et que la compatibilité ascendante s'est avérée plus importante que la performance pure.
- le RISC a quasiment gagné tout le reste des autres segments.
5) Il est marqué aussi: chaque instruction peut traiter un nombre unique ou un paquet composé de nombre 8,16,32,64 bits.
Ca veut dire qu'a chaque instructions, il y a 3 bits qui indiquent le type de l'instruction?
# Un bon article
Posté par reno . En réponse à la dépêche Article sur le FCPU de LMF. Évalué à 1.
1) Sur le plan technique juste une petite remarque pourquoi avoir utilisé le terme "diélectrique" au début de l'article plutôt que "isolant"?
C'est la même chose, non?
2) Sinon il y a un truc que je n'ai pas bien compris c'est le positionnement du FCPU.
Au début de l'article, tu parles du créneau du maximum de puissance pour un coût minimum.
Et après c'est un CPU 64 bits superpipeliné, incluant le controleur de mémoire, le controleur DMA, le controleur de bus périphérique (le southbridge ?????).
Haute performance peut-être, mais surface de silicium mmmh intéréssante on va dire!
Bon peut-être que le bas cout va venir du fait que le code VHDL sera libre..
3) En plus j'ai un gros doute sur l'interet de mettre le southbridge dans le CPU: les standards evoluent tellement rapidement..
4) Je suis d'accord avec le débat du dessus qui considere que la bataille d'architecte a été considéré du mauvais point de vue: CISC ou RISC ce sont des differents type de jeux d'instruction (IS: Instruction Set) sous-entendu jeux d'instruction EXTERNE..
Et pour moi:
- le CISC a gagné la bataille pour les PC car le 80x86 a gagné la bataille et que la compatibilité ascendante s'est avérée plus importante que la performance pure.
- le RISC a quasiment gagné tout le reste des autres segments.
5) Il est marqué aussi: chaque instruction peut traiter un nombre unique ou un paquet composé de nombre 8,16,32,64 bits.
Ca veut dire qu'a chaque instructions, il y a 3 bits qui indiquent le type de l'instruction?
Mmm, je crois que je vait regarde sur le web..