Concernant RISC et CISC, ... ce que l'on dis actuellement est faux (un cycle par instruction (3 pour la fpu Sparc), nombre d'instruction réduit (+ de 300 parfois), nombre de mode d'adressage réduit).
La seul chose qui soit vrai est la taille fixe des instructions pour simplifier le décodeur.
Concernant la compilation SIMD, si tu pouvais fournir de l'aide au projet Gcc, cela sera toujours utile au Fcpu dans le future.
[^] # Re: Très interessant
Posté par Nicolas Boulay (site web personnel) . En réponse à la dépêche Article sur le FCPU de LMF. Évalué à 0.
Concernant RISC et CISC, ... ce que l'on dis actuellement est faux (un cycle par instruction (3 pour la fpu Sparc), nombre d'instruction réduit (+ de 300 parfois), nombre de mode d'adressage réduit).
La seul chose qui soit vrai est la taille fixe des instructions pour simplifier le décodeur.
Concernant la compilation SIMD, si tu pouvais fournir de l'aide au projet Gcc, cela sera toujours utile au Fcpu dans le future.
"La première sécurité est la liberté"