Quand il faut 24 cycles pour atteindre le controlleur DRAM, ce n'est pas seulement un problème de bande passante mais aussi de latence parce que le contrôleur est à l'autre bout du chip.
Les busmatrix ne sont souvent qu'un moyen pour cacher les interconnections sous le tapis. De toute façon tous les flux de données important se font vers ou depuis la RAM.
A la limite, il faudrait juste une connexion en étoile vers le contrôleur mémoire et un APB pour gérer la configuration.
Ou bien encore un gros anneau comme sur certain FPGA ou le cell.
[^] # Re: mouais...
Posté par Nicolas Boulay (site web personnel) . En réponse au journal ARM sort l'artillerie lourde. Évalué à 2.
Les busmatrix ne sont souvent qu'un moyen pour cacher les interconnections sous le tapis. De toute façon tous les flux de données important se font vers ou depuis la RAM.
A la limite, il faudrait juste une connexion en étoile vers le contrôleur mémoire et un APB pour gérer la configuration.
Ou bien encore un gros anneau comme sur certain FPGA ou le cell.
"La première sécurité est la liberté"