Il y a-t'il quelque part des benchmarks réels ou des performances théoriques qu'on pourrait attendre de ce genre de configurations?
Ok, pouvoir convertir un code assembleur d'un RISC (pour rester dans un truc "simple") directement en portes logiques pour un FPGA ou tout autre CPLD présente un avantage certain, mais quid du gain de performance par rapport au même code en assembleur exécuté sur un bon vieil ASIC bien concu (comprendre, minimaliste et limite dédié à cette tâche)?
Certes, on perd le degré de liberté de la reprogrammation, et donc une partie des possibilités offertes par ce genre de plateforme, mais je ne sais pas (je serais curieux de connaître des applications où cela pourrait être utiles) s'il y a beaucoup d'applications qui ne puissent être bien optimisées en se basant sur un bon RISC/CISC plus un ou plusieurs DSP périphérique(s), tout ce petit monde travaillant à une tâche bien particulière en parallèle.
# Benchmarks?
Posté par Sylvain Briole . En réponse au journal Compiler pour un FPGA. Évalué à 3.
Ok, pouvoir convertir un code assembleur d'un RISC (pour rester dans un truc "simple") directement en portes logiques pour un FPGA ou tout autre CPLD présente un avantage certain, mais quid du gain de performance par rapport au même code en assembleur exécuté sur un bon vieil ASIC bien concu (comprendre, minimaliste et limite dédié à cette tâche)?
Certes, on perd le degré de liberté de la reprogrammation, et donc une partie des possibilités offertes par ce genre de plateforme, mais je ne sais pas (je serais curieux de connaître des applications où cela pourrait être utiles) s'il y a beaucoup d'applications qui ne puissent être bien optimisées en se basant sur un bon RISC/CISC plus un ou plusieurs DSP périphérique(s), tout ce petit monde travaillant à une tâche bien particulière en parallèle.