Je pense que c'est un jeu d'instruction suffisemment répendu pour que les développeurs aient le courage de développer des branches spécifiques.
Par exemple, le mmx en est un, contrairement au Altivec.
Trève de plaisanterie, c'est vrai que l'avantage d'intégrer ces jeux d'instructions à GCC, c'est que même pour des jeux d'instructions peu répendues, le boulot sera fait pour en tirer partie. Parce que si il faut coder la version 32 bits, la version 64 bits, la version MMX, 3D Now, 3D now II, SSE, SSE2, SSE3, Altivec (y'en a plusieurs versions ?) alors les développeurs graphiques sont pas rendus.
Et puis pourquoi pas la version cartère mère à mémoire double canal, la vesrion avec 2Mo de cache, la version avec 512 ko de cache.... on peut aller plus loin dans le délire encore, le jeu d'instructions n'est qu'un petit aspect de la chose. Style la verson spéciale 512 ko de cache SSE3 révisions D du core du CPU, avec une RAM double canal CAS 2, et puis la version.....
[^] # Re: man gcc
Posté par iug . En réponse au journal GCC 4.0 et les distributions sources. Évalué à 3.
Par exemple, le mmx en est un, contrairement au Altivec.
Trève de plaisanterie, c'est vrai que l'avantage d'intégrer ces jeux d'instructions à GCC, c'est que même pour des jeux d'instructions peu répendues, le boulot sera fait pour en tirer partie. Parce que si il faut coder la version 32 bits, la version 64 bits, la version MMX, 3D Now, 3D now II, SSE, SSE2, SSE3, Altivec (y'en a plusieurs versions ?) alors les développeurs graphiques sont pas rendus.
Et puis pourquoi pas la version cartère mère à mémoire double canal, la vesrion avec 2Mo de cache, la version avec 512 ko de cache.... on peut aller plus loin dans le délire encore, le jeu d'instructions n'est qu'un petit aspect de la chose. Style la verson spéciale 512 ko de cache SSE3 révisions D du core du CPU, avec une RAM double canal CAS 2, et puis la version.....