il n'y a encore rien de libre qui permette de remplacer toute la chaine logicielle
Si. Il y a(vait) la chaîne de CAO Alliance développé par le MASI (au LIP6, ex-IBP) à Jussieu. Je n'ai pas bien suivi l'évolution mais à l'époque (en 1995) cela permettait de faire pas mal de petites choses:
- validation d'un code VHDL
- synthèse d'un code VHDL
- placement-routage avec au plus deux blocks
- extraction RC
- validation DRC-LVS
Des circuits entiers, dont des microprocesseurs RISC ont été fait à partir de cette chaîne.
Bien sûr, il n'y a(vait) pas toutes les features des outils propriétaires... et notamment si mes souvenirs sont exacts, la robustesse et la performance du placeur-routeur laissait à désirer.
Mais bon, mes souvenirs ne sont pas récents :-)
Si un gars du MASI qui traîne par hasard par ici et qui veut bien réactualiser mes souvenirs, qu'il ne se gêne pas ! (et un amical salut de la part d'un ancien au passage :-))
Avant d'avoir l'habituelle objection "ben t'as qu'à le faire", il faut bien savoir qu'il ne suffit pas de coder, mais aussi par exemple avoir des algorithmes de placement/routage pour optimiser l'architecture, et là, on entre dans une branche très pointue de la recherche opérationnelle.
Oui et non. Ce genre d'algo est maintenant relativement bien connu: seule son implémentation va donner une plus-value en terme de performance... disons pour simplifier.
Par contre, le travail pénible est d'adapter sans cesse ce travail aux nouvelles technos (je pense au cuivre notamment et à ses problèmes spécifiques de routage par exemple ou bien aux capas de routage).
[^] # Re: Pkoi pas plutot un projet pour avoir des outils libres
Posté par freePK . En réponse à la dépêche Hébergement de serveur(s) de calcul pour le F-CPU. Évalué à 1.
Si. Il y a(vait) la chaîne de CAO Alliance développé par le MASI (au LIP6, ex-IBP) à Jussieu. Je n'ai pas bien suivi l'évolution mais à l'époque (en 1995) cela permettait de faire pas mal de petites choses:
- validation d'un code VHDL
- synthèse d'un code VHDL
- placement-routage avec au plus deux blocks
- extraction RC
- validation DRC-LVS
Des circuits entiers, dont des microprocesseurs RISC ont été fait à partir de cette chaîne.
Bien sûr, il n'y a(vait) pas toutes les features des outils propriétaires... et notamment si mes souvenirs sont exacts, la robustesse et la performance du placeur-routeur laissait à désirer.
Mais bon, mes souvenirs ne sont pas récents :-)
Si un gars du MASI qui traîne par hasard par ici et qui veut bien réactualiser mes souvenirs, qu'il ne se gêne pas ! (et un amical salut de la part d'un ancien au passage :-))
Avant d'avoir l'habituelle objection "ben t'as qu'à le faire", il faut bien savoir qu'il ne suffit pas de coder, mais aussi par exemple avoir des algorithmes de placement/routage pour optimiser l'architecture, et là, on entre dans une branche très pointue de la recherche opérationnelle.
Oui et non. Ce genre d'algo est maintenant relativement bien connu: seule son implémentation va donner une plus-value en terme de performance... disons pour simplifier.
Par contre, le travail pénible est d'adapter sans cesse ce travail aux nouvelles technos (je pense au cuivre notamment et à ses problèmes spécifiques de routage par exemple ou bien aux capas de routage).
PK
PK