Heu non pas vraiment de retours en termes de performances mais j'ai remarqué que dans le 2.4.22 (c'était peut-être présent dans le 2.4.20, je ne sais pas) qu'il y avait des options permettant de gérer/désactiver l'ACPI dans le cas HyperThreading (+ autres options comparables concernant des portables Asus pour le Centrino je suppose).
Il y a donc un certain niveau de prise en charge de cette architecture : c'est encourageant.
Après, il ne faut pas demander plus au P4 H.T, ce ne sont effectivement pas de véritables bi-core (comme le Power 5, != G5, d'IBM)... mais les performances "décevantes" lues ici et là de l'H.T à sa sortie concernait, AMHA, un nombre limitée d'applications, optimisées pour l'ancienne architecture ou ayant une implémentation "orientée" (type optimisation en cas de SMP à "l'ancienne mode").
< mode épithète="pensée fugace & persistante (?)" >
Ca me fait doucement sourire ce discours Intel avec leurs architectures "révolutionnaires" : CISC/RISC avec le Pentium il y a quelques années, leurs instructions optimisées SSE, SSE2 et le H.T maintenant alors que tous ces principes sont acquis depuis "longtemps" sur d'autres processeurs.
Mais bon... buisness is buisness ...
< / mode >
PS: il y a peut-être aussi quelques choses à glaner du côté du chargement de microcode dans le CPU puisque c'est applicable aux P4 (voir options du noyau je-sais-plus-où ainsi que la doc du maintener de ce microcode Intel : Google +microcode +linux +IA32).
Mais j'avoue ne pas avoir compris l'intérêt de ces optimisations et le microcode Intel dispo' date de 2001 je crois...
Si qqu'un peut en dire plus... *o)
[^] # H.T. : 15-20% en plus en mode "SMP" ?
Posté par Quzqo . En réponse au journal Changement de matos. Évalué à 1.
Il y a donc un certain niveau de prise en charge de cette architecture : c'est encourageant.
Après, il ne faut pas demander plus au P4 H.T, ce ne sont effectivement pas de véritables bi-core (comme le Power 5, != G5, d'IBM)... mais les performances "décevantes" lues ici et là de l'H.T à sa sortie concernait, AMHA, un nombre limitée d'applications, optimisées pour l'ancienne architecture ou ayant une implémentation "orientée" (type optimisation en cas de SMP à "l'ancienne mode").
< mode épithète="pensée fugace & persistante (?)" >
Ca me fait doucement sourire ce discours Intel avec leurs architectures "révolutionnaires" : CISC/RISC avec le Pentium il y a quelques années, leurs instructions optimisées SSE, SSE2 et le H.T maintenant alors que tous ces principes sont acquis depuis "longtemps" sur d'autres processeurs.
Mais bon... buisness is buisness ...
< / mode >
PS: il y a peut-être aussi quelques choses à glaner du côté du chargement de microcode dans le CPU puisque c'est applicable aux P4 (voir options du noyau je-sais-plus-où ainsi que la doc du maintener de ce microcode Intel : Google +microcode +linux +IA32).
Mais j'avoue ne pas avoir compris l'intérêt de ces optimisations et le microcode Intel dispo' date de 2001 je crois...
Si qqu'un peut en dire plus... *o)