• [^] # Re: Ou est-ce qu'on peut trouver plus de porte ?

    Posté par . En réponse à la dépêche Un outil de conception pour CPLD et FPGA sous Linux.. Évalué à 7.

    Alliance ne répond pas au même problème. Si on peut imaginer que la partie synthèse soit à peu près identique (à partir du code VHDL, on génère une netlist au niveau porte) (et encore, c'est vraiment très simplifié), le back-end (placement-routage du circuit) est très différent. Alliance vise la création d'ASIC (Application Specific Integrated Circuit). Autrement dit, il va placer les différentes cellules réalisant les tâches de base (AND, OR, multiplexeur,... elles sont fournies avec l'outil) de façon à réaliser la fonction recherchée en optimisant les coûts, mais n'a pas a priori de contrainte à la base (hormis celles du bon sens).

    Au contraire, dans un FPGA, on a une structure qui nous est donnée et le but consiste à mapper son application sur cette structure en cherchant là encore à réduire les coûts (en place, en vitesse de fonctionnement,...).

    Autrement dit, pour qu'Alliance soit utilisable avec un FPGA, il faudrait que le placeur/routeur connaisse la structure des FPGA cibles, connaisse le langage utilisé par le FPGA pour se configurer et implémente les algorithmes ad-hoc. Donc, beaucoup de travail pour quelque chose qui n'est peut-être pas si utile étant donné que les outils seront toujours en retard par rapport à ceux des constructeurs (Xilinx, Altera, Cypress et les autres)