Pour que cela marche pour le RISC V, il faut avoir 4 saveurs : lite, base, medium, large, avec lite, sans option, et large tout inclus.
Il ont récemment défini les profils standard RISC-V. Ce n'est pas tout-à-fait ce que tu proposes :
RVI20U32, 32 bits, tout est optionnel (même la virgule flottante);
RVI20U64, 64 bits, tout est optionnel;
RVA20U64 et RVA22U64, 64 bits avec virgule flottante, instructions compressées et opérations de synchronisation multi-cœur, mais sans SIMD (opérations vectorielles).
Le plan, si j'ai bien compris, c'est que Linux recquière RVA20U64. Je ne sais pas s'ils comptent définir un profil plus large lorsqu'ils auront réussi à se mettre d'accord sur une extension SIMD.
Par contre, je doute qu'ils définissent un profil raisonnable pour systèmes embarqués, même ARM ne l'a pas fait.
[^] # Re: Unification de l'ISA mais fragmentation des microarchitectures
Posté par jch . En réponse à la dépêche Linus Torvalds: comment éviter que RISC-V ne reproduise les erreurs du passé?. Évalué à 2.
Il ont récemment défini les profils standard RISC-V. Ce n'est pas tout-à-fait ce que tu proposes :
Le plan, si j'ai bien compris, c'est que Linux recquière RVA20U64. Je ne sais pas s'ils comptent définir un profil plus large lorsqu'ils auront réussi à se mettre d'accord sur une extension SIMD.
Par contre, je doute qu'ils définissent un profil raisonnable pour systèmes embarqués, même ARM ne l'a pas fait.