De mon point de vue, le risque est la prolifération de plein de microarchitectures différentes supportant la même ISA. Une même ISA, c'est bien pour la portabilité du code mais pas pour la portabilité des perfs. Et il va y avoir celles qui seront documentées, et les autres bien opaques : c'est in/out of order ? combien de ports FMA ? c'est quoi la latence/throughput de tes instructions ? la largeur de ton unité SIMD ? etc. Un peu comme sur Arm entre un Cortex et des designs customisés genre M1, Graviton4, A64FX, etc. Et après dans le compilo il faudra un flag pour chaque type, comme c'est déjà le cas aujourd'hui mais sans doute avec un encore plus grand nombre de "saveurs". Bref, encore du boulot !
# Unification de l'ISA mais fragmentation des microarchitectures
Posté par sjub . En réponse à la dépêche Linus Torvalds: comment éviter que RISC-V ne reproduise les erreurs du passé?. Évalué à 6.
De mon point de vue, le risque est la prolifération de plein de microarchitectures différentes supportant la même ISA. Une même ISA, c'est bien pour la portabilité du code mais pas pour la portabilité des perfs. Et il va y avoir celles qui seront documentées, et les autres bien opaques : c'est in/out of order ? combien de ports FMA ? c'est quoi la latence/throughput de tes instructions ? la largeur de ton unité SIMD ? etc. Un peu comme sur Arm entre un Cortex et des designs customisés genre M1, Graviton4, A64FX, etc. Et après dans le compilo il faudra un flag pour chaque type, comme c'est déjà le cas aujourd'hui mais sans doute avec un encore plus grand nombre de "saveurs". Bref, encore du boulot !