Heuuu, le premier concepteur de RISC-V (David Patterson) est tout simplement celui qui à créé l'architecture RISC, dans les années 80~90, qui était destiné à remplacer les architecture CISC, et tout le monde à abandonné ce dernier sauf Intel/AMD/Cyrix avec l'architecture x86 et clones et sa possibilité de dominer le marché.
On s'attendait à ce que ça devienne la norme à l'époque, comme déjà plus performant, mais finalement, le standard ouvert d'IBM PC qui à permit à des tas d'entreprises de produite à faible cout des compatible IBM PC, à fait prendre l'avantage à Windows + Intel (puis au moment du passage des x86 aux 64bits, AMD avec son archi x86_64, l'Itanium d'Intel ayant été un bide). Ils ont juste bouffé tout le marché avec ça. Ça a partiellement tué l'architecture RISC, qui était sur tous les gros serveurs à l'époque. Ça a baissé les coûts d'entrée, au prix d'une plus grosse consommation d'énergie => moins de performances, pour arriver au même résultat.
Le fait que ARM continue dans l'embarqué, puis son arrivée sur les téléphones et tablettes qui ont pris une part importante du marché, et où un CISC est clairement inutilisable (soit énorme téléphone, soit autonomie pourrie), à participer grandement au retour en masse. Les portages multi-architectures sont allé de paire, avec de plus en plus de SBC et portables (tablette + claviers, Chromebook, etc) en ARM. Ça a été un bide pour Windows, ça ne l'est pas pour Linux et tous les systèmes libres (*BSD, systèmes embarqués/temps réels), qui sont visiblement plus facilement portables.
RISC-V est une évolution extrême du principe du RISC, bénéficiant d'années d'évolution et de connaissances avec une architecture encore plus efficace. Elle arrive également à un moment, ou ARM domine le marché global des SoC (embarqué, mobile, certains supercalculateurs, mais pas ordinateurs fixes de bureau et serveurs, bien qu'il y en ai aussi). Ce phénomène est à lié aussi aux logiciels open-source qui ont pris le gros du marché du développement, et à la baisse des coûts des fabrications de circuits imprimés, et des FPGA, à permis à n'importe qui de pouvoir créer son implémentation de processeur, et ça tombe bien, puisque l'ISA RISC−V, dans sa version minimale à une très petite empreinte, et permet donc d'être déployé sur une carte FGPA à moins de 10,ドル ou une version plus complète sur des versions plus évoluées, et on trouve des dizaines de softcores opensource, dans différents langages HDL ou plus haut niveau, dont une implémentation en moins de 1000 lignes (et 2K LUT), en langage Silice ou le [PICO-RV32 qui utilise entre 750 et 2K LUT)(https://github.com/YosysHQ/picorv32) et qu'on retrouve sur pas mal de plateformes FPGA comme processeur de démo.
Sa modularité extrême en fait un processeur idéal pour le mode veille ou bien des applications très spécifiques dans l'embarqué, où seul les extensions nécessaires sont mis dans le SoC, et permet de remplacer des vieilles architectures, dont les outils (compilateurs, os, etc) ne sont pas forcément au point ni maintenus. Le nombre d'OS libres (embarqués, puis serveurs + bureaux) disponible sur cette architecture étant vraiment important, il faut plutôt chercher ceux qui ne le sont pas encore ;). Sa modularité et légèreté, permet également d'avoir un plus grand nombre de cœurs à nombre de transistor ou surface égale par rapport aux autres architectures.
[^] # Re: Je reçois ma milk-v meles bientôt
Posté par tao popus . En réponse au journal Le RISC-V pour le Desktop, on en reparle ?. Évalué à 3.
Heuuu, le premier concepteur de RISC-V (David Patterson) est tout simplement celui qui à créé l'architecture RISC, dans les années 80~90, qui était destiné à remplacer les architecture CISC, et tout le monde à abandonné ce dernier sauf Intel/AMD/Cyrix avec l'architecture x86 et clones et sa possibilité de dominer le marché.
On s'attendait à ce que ça devienne la norme à l'époque, comme déjà plus performant, mais finalement, le standard ouvert d'IBM PC qui à permit à des tas d'entreprises de produite à faible cout des compatible IBM PC, à fait prendre l'avantage à Windows + Intel (puis au moment du passage des x86 aux 64bits, AMD avec son archi x86_64, l'Itanium d'Intel ayant été un bide). Ils ont juste bouffé tout le marché avec ça. Ça a partiellement tué l'architecture RISC, qui était sur tous les gros serveurs à l'époque. Ça a baissé les coûts d'entrée, au prix d'une plus grosse consommation d'énergie => moins de performances, pour arriver au même résultat.
Le fait que ARM continue dans l'embarqué, puis son arrivée sur les téléphones et tablettes qui ont pris une part importante du marché, et où un CISC est clairement inutilisable (soit énorme téléphone, soit autonomie pourrie), à participer grandement au retour en masse. Les portages multi-architectures sont allé de paire, avec de plus en plus de SBC et portables (tablette + claviers, Chromebook, etc) en ARM. Ça a été un bide pour Windows, ça ne l'est pas pour Linux et tous les systèmes libres (*BSD, systèmes embarqués/temps réels), qui sont visiblement plus facilement portables.
RISC-V est une évolution extrême du principe du RISC, bénéficiant d'années d'évolution et de connaissances avec une architecture encore plus efficace. Elle arrive également à un moment, ou ARM domine le marché global des SoC (embarqué, mobile, certains supercalculateurs, mais pas ordinateurs fixes de bureau et serveurs, bien qu'il y en ai aussi). Ce phénomène est à lié aussi aux logiciels open-source qui ont pris le gros du marché du développement, et à la baisse des coûts des fabrications de circuits imprimés, et des FPGA, à permis à n'importe qui de pouvoir créer son implémentation de processeur, et ça tombe bien, puisque l'ISA RISC−V, dans sa version minimale à une très petite empreinte, et permet donc d'être déployé sur une carte FGPA à moins de 10,ドル ou une version plus complète sur des versions plus évoluées, et on trouve des dizaines de softcores opensource, dans différents langages HDL ou plus haut niveau, dont une implémentation en moins de 1000 lignes (et 2K LUT), en langage Silice ou le [PICO-RV32 qui utilise entre 750 et 2K LUT)(https://github.com/YosysHQ/picorv32) et qu'on retrouve sur pas mal de plateformes FPGA comme processeur de démo.
Sa modularité extrême en fait un processeur idéal pour le mode veille ou bien des applications très spécifiques dans l'embarqué, où seul les extensions nécessaires sont mis dans le SoC, et permet de remplacer des vieilles architectures, dont les outils (compilateurs, os, etc) ne sont pas forcément au point ni maintenus. Le nombre d'OS libres (embarqués, puis serveurs + bureaux) disponible sur cette architecture étant vraiment important, il faut plutôt chercher ceux qui ne le sont pas encore ;). Sa modularité et légèreté, permet également d'avoir un plus grand nombre de cœurs à nombre de transistor ou surface égale par rapport aux autres architectures.