ça m'arrivait d'en mesuré des plus long en -O3,donc pour les optimisations importantes, je met souvent des "attributes" pour mettre des optis spécifique à mes fonctions ,certaine s’optimise plus en -O2 d'autre en -O3.
Faire un ISA 64 bits, c'est déjà un peu le cas ,(pour faire des gros move immediate , pareil pour l'addition/immédiate etc).
Et j'avais pensé peut être le faire avec des SIMD.
Pour 3 instructions toujours à voir, mais le truc, c'est que ça me fait environ 20 bits par instructions, et j'ai 64 registres donc...
non seulement ça prendra pas toute les instructions , mais en plus je suis limité en instruction (bon pour voir sur RISC-V , c'est les instruction basique ADD/SUB et compagnie).
Mais ça me rajoute un décodage à rajouter en plus et un peu plus de Read/write register, du coup ben ça dépend du compilateur.
"Mais avec 4 lectures et 2 écritures de registres, tu peux faire ainsi 2 instructions classiques "
C'est ce que fait le CPU actuellement , il a 2 ALU ,2 FPU ,2 LSU , donc il peut exécuter les deux en // sans soucis.
Et avec le bypass, y'a pas de soucis de RAW/Stall/
Mais oui ,je sais que le bypass explicite est mauvais.
Mais dans tout les cas le VLIW est plutôt mauvais pour évoluer sans tout casser.
ça a son avantage et son inconvénient , on va dire.
Pour être honnête, je pense partir sur un VLIW 2 instruction/cycle boosté à mort (64 registre /bypass) etc etc , déjà c'est pas mal.
Vu que si on arrive à même avoir du 1-2 instructions cycle souvent , ben c'est déjà aussi bon qu'un Intel de 4700 par exemple ! :)
Et pour la suite partir sur un autre avec un ISA/et autre feature pas forcément compatible mais qui pourra monter à 3-4 instruction/cycles.
Et je le rappel que 3-4 instructions/cycle ,tu es bien meilleurs qu'un Intel et AMD ,si t'arrive a tenir ce rhytme d'instructions ;)
[^] # Re: altairx
Posté par Kannagichan . En réponse à la dépêche Entretien avec Kannagi à propos de NGDK. Évalué à 1.
ça m'arrivait d'en mesuré des plus long en -O3,donc pour les optimisations importantes, je met souvent des "attributes" pour mettre des optis spécifique à mes fonctions ,certaine s’optimise plus en -O2 d'autre en -O3.
Faire un ISA 64 bits, c'est déjà un peu le cas ,(pour faire des gros move immediate , pareil pour l'addition/immédiate etc).
Et j'avais pensé peut être le faire avec des SIMD.
Pour 3 instructions toujours à voir, mais le truc, c'est que ça me fait environ 20 bits par instructions, et j'ai 64 registres donc...
non seulement ça prendra pas toute les instructions , mais en plus je suis limité en instruction (bon pour voir sur RISC-V , c'est les instruction basique ADD/SUB et compagnie).
Mais ça me rajoute un décodage à rajouter en plus et un peu plus de Read/write register, du coup ben ça dépend du compilateur.
"Mais avec 4 lectures et 2 écritures de registres, tu peux faire ainsi 2 instructions classiques "
C'est ce que fait le CPU actuellement , il a 2 ALU ,2 FPU ,2 LSU , donc il peut exécuter les deux en // sans soucis.
Et avec le bypass, y'a pas de soucis de RAW/Stall/
Mais oui ,je sais que le bypass explicite est mauvais.
Mais dans tout les cas le VLIW est plutôt mauvais pour évoluer sans tout casser.
ça a son avantage et son inconvénient , on va dire.
Pour être honnête, je pense partir sur un VLIW 2 instruction/cycle boosté à mort (64 registre /bypass) etc etc , déjà c'est pas mal.
Vu que si on arrive à même avoir du 1-2 instructions cycle souvent , ben c'est déjà aussi bon qu'un Intel de 4700 par exemple ! :)
Et pour la suite partir sur un autre avec un ISA/et autre feature pas forcément compatible mais qui pourra monter à 3-4 instruction/cycles.
Et je le rappel que 3-4 instructions/cycle ,tu es bien meilleurs qu'un Intel et AMD ,si t'arrive a tenir ce rhytme d'instructions ;)