Il ne reste que 3 boites dans le monde à la pointe de la technologie CMOS, depuis que GF a jeté l'éponge après avoir pris trop de retard et constaté qu'ils ne rentabiliseraient jamais un rattrapage quand bien même ils arriveraient à rattraper.
Ces 3 boites sont Intel, TSMC et Samsung.
Les usines qui produisent les puces aux tous derniers nœuds ont des coûts qui augmentent de façon exponentielle. On en est à 10--20G$ par usine (oui: milliards).
On ne s'étonnera donc pas qu'ils n'augmentent pas leurs capacité de production sur un coup de tête.
Intel a déjà montré de timides signes d'ouverture à des clients externes, mais leur fonctionnement interne n'a jamais été pensé pour ça, ça sera une longue et difficile transition.
Faut quand même se rendre compte où on est arrivé:
La prochaine génération d'aligneurs (qui "dessinent" les puces sur le silicium) de chez ASML coûtera la bagatelle de 300M$ l'unité. Et vous croyez qu'avec une seule machine vous couvrez toute la prod de l'usine? elle peut faire 125 tranches de Si par heure dans des conditions idéales, soit 90k couches/mois.
Les mégafabs démarrent entre 25k et 100k wafers/mois typiquement... et évidemment, il y a PLUSIEURS couches à dessiner, même si on peut penser que la plupart n'auront pas besoin des capacités démentielles du tout dernier joujou d'ASML.
Ces machines sont absolument démentielles. J'ai déjà parlé à des gens qui ont bossé sur les générations d'il y a 15-20ans (elles ne peuvent dessiner qu'à 45nm en conditions idéales, et coûtent à peine 4M,ドル du vrai low-tech, quoi...), et elles étaient déjà tellement complexes qu'ils disaient eux-mêmes que personne au monde ne sait comment elles marchent de A à Z, tout le monde a une vue partielle du système ou une vue de haut niveau.
La documentation utilisateur est plus grosse que les éditions papier de l'Encyclopedia Universalis.
Maintenant, on a une illumination dans les EUV (13.5nm, aux limites des rayons-X), ce qui, aux niveaux de contrôles nécessaires, est un exploit technologique en soit qui a nécessité des années d'effort.
Ça doit aussi être un cauchemar absolu à maintenir (je suppose): beaucoup de sous-équipements aux limites de leurs capacités, et un compteur qui doit défiler en k$/min si elle est arrêtée hors maintenance planifiée.
Les semi-conducteurs, c'est vraiment un secteur qui va avoir du mal à passer à la low-tech...
[^] # Re: Symbole
Posté par Maclag . En réponse au lien La NASA sélectionne RISC-V. Évalué à 10.
Il ne reste que 3 boites dans le monde à la pointe de la technologie CMOS, depuis que GF a jeté l'éponge après avoir pris trop de retard et constaté qu'ils ne rentabiliseraient jamais un rattrapage quand bien même ils arriveraient à rattraper.
Ces 3 boites sont Intel, TSMC et Samsung.
Les usines qui produisent les puces aux tous derniers nœuds ont des coûts qui augmentent de façon exponentielle. On en est à 10--20G$ par usine (oui: milliards).
On ne s'étonnera donc pas qu'ils n'augmentent pas leurs capacité de production sur un coup de tête.
Intel a déjà montré de timides signes d'ouverture à des clients externes, mais leur fonctionnement interne n'a jamais été pensé pour ça, ça sera une longue et difficile transition.
Faut quand même se rendre compte où on est arrivé:
La prochaine génération d'aligneurs (qui "dessinent" les puces sur le silicium) de chez ASML coûtera la bagatelle de 300M$ l'unité. Et vous croyez qu'avec une seule machine vous couvrez toute la prod de l'usine? elle peut faire 125 tranches de Si par heure dans des conditions idéales, soit 90k couches/mois.
Les mégafabs démarrent entre 25k et 100k wafers/mois typiquement... et évidemment, il y a PLUSIEURS couches à dessiner, même si on peut penser que la plupart n'auront pas besoin des capacités démentielles du tout dernier joujou d'ASML.
Ces machines sont absolument démentielles. J'ai déjà parlé à des gens qui ont bossé sur les générations d'il y a 15-20ans (elles ne peuvent dessiner qu'à 45nm en conditions idéales, et coûtent à peine 4M,ドル du vrai low-tech, quoi...), et elles étaient déjà tellement complexes qu'ils disaient eux-mêmes que personne au monde ne sait comment elles marchent de A à Z, tout le monde a une vue partielle du système ou une vue de haut niveau.
La documentation utilisateur est plus grosse que les éditions papier de l'Encyclopedia Universalis.
Maintenant, on a une illumination dans les EUV (13.5nm, aux limites des rayons-X), ce qui, aux niveaux de contrôles nécessaires, est un exploit technologique en soit qui a nécessité des années d'effort.
Ça doit aussi être un cauchemar absolu à maintenir (je suppose): beaucoup de sous-équipements aux limites de leurs capacités, et un compteur qui doit défiler en k$/min si elle est arrêtée hors maintenance planifiée.
Les semi-conducteurs, c'est vraiment un secteur qui va avoir du mal à passer à la low-tech...