Ah, oui, ça peut être intéressant. Du coup, je me suis lancé dans la lecture d'un ouvrage sur le développement sur FPGA, ça me démangeait depuis longtemps. J'en ai pris un générique pour comprendre un peu mieux toute la chaîne, celui que j'ai pris se base sur du Verilog, mais je suis ouvert aux autres langages pour le moment, j'ai vu que Chisel est un niveau au dessus et permet de gagner du temps dans le développement par rapport à Verilog, mais, l'expérience logicielle (archi informatique + assembleur + C/C++/etc + langages de script, m'a montré qu'il est toujours bon de comprendre le bas niveau pour une bonne conception haut niveau.
J'ai envie de m'amuser avec PicoRV32, une implémentation libre de RISC-V 32 bits pour FPGA, en Verilog, optimisé pour la taille. Avec ses 750 à 2000 LUT selon la configuration choisie ça lui permet de tenir sur n'importe quel FPGA et d'avoir encore de la marge pour expérimenter des co-processeurs ou extensions maison. Je ne me rend pas trop compte du travail que ça représente, mais sans s'y plonger, impossible de savoir. Dans tous les cas, ça sera une expérience amusante.
[^] # Re: Grand merci !
Posté par tao popus . En réponse à la dépêche Sortie de la version 0.10 de Yosys. Évalué à 3. Dernière modification le 05 octobre 2021 à 12:41.
Ah, oui, ça peut être intéressant. Du coup, je me suis lancé dans la lecture d'un ouvrage sur le développement sur FPGA, ça me démangeait depuis longtemps. J'en ai pris un générique pour comprendre un peu mieux toute la chaîne, celui que j'ai pris se base sur du Verilog, mais je suis ouvert aux autres langages pour le moment, j'ai vu que Chisel est un niveau au dessus et permet de gagner du temps dans le développement par rapport à Verilog, mais, l'expérience logicielle (archi informatique + assembleur + C/C++/etc + langages de script, m'a montré qu'il est toujours bon de comprendre le bas niveau pour une bonne conception haut niveau.
J'ai envie de m'amuser avec PicoRV32, une implémentation libre de RISC-V 32 bits pour FPGA, en Verilog, optimisé pour la taille. Avec ses 750 à 2000 LUT selon la configuration choisie ça lui permet de tenir sur n'importe quel FPGA et d'avoir encore de la marge pour expérimenter des co-processeurs ou extensions maison. Je ne me rend pas trop compte du travail que ça représente, mais sans s'y plonger, impossible de savoir. Dans tous les cas, ça sera une expérience amusante.