T'aurais franchement pu lire les autres messages et comprendre que sur le P4, il faut utiliser le SSE(2) à la place du FPU pour avoir de bonnes performances en flottants. De plus, l'instruction de division entière, c'est pour le moins très peu utilisé dans les portions de code critiques, ce n'est pas ce que j'appellerais une métrique fiable des performances d'un CPU... Quant à la multiplication, elle certainement pipelinée, donc la latence n'importe pas énormément (et là aussi il y a le SSE2 pour aller plus vite).
[^] # Re: [RC]ISC
Posté par Moby-Dik . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.