Moui, euh vu les ajouts successifs d'opcode pour ajouter telle ou telle feature (MMX,SSE,SSE2)., la densite du code en x86 a du baissé un peu..
Ben non, au contraire, le SIMD permet de diminuer le nombre d'instructions nécessaires pour une même tâche ;)
Un exemple, pour l'Opteron, pour toute instructions en mode 64bit pour les opterons, il faut ajouter un prefixe d'un octet.
Non, c'est uniquement pour les opérations sur les entiers 64 bits. Ce qui est logique car dans 99% des cas les entiers 32 bits suffisent.
La densité est avantageuse du points de vue bande passante mémoire, occupation des caches mais se paye par une complexité des décodeurs d'instructions bien plus grandes.
Oui mais les architectures super-pipelinées assorties d'une bonne prédiction des branchements permettent de masquer presque totalement la latence de décodage (le trace-cache du P4 est l'expression la plus aboutie de cette orientation).
[^] # Re: Mouarf...
Posté par Moby-Dik . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
Ben non, au contraire, le SIMD permet de diminuer le nombre d'instructions nécessaires pour une même tâche ;)
Un exemple, pour l'Opteron, pour toute instructions en mode 64bit pour les opterons, il faut ajouter un prefixe d'un octet.
Non, c'est uniquement pour les opérations sur les entiers 64 bits. Ce qui est logique car dans 99% des cas les entiers 32 bits suffisent.
La densité est avantageuse du points de vue bande passante mémoire, occupation des caches mais se paye par une complexité des décodeurs d'instructions bien plus grandes.
Oui mais les architectures super-pipelinées assorties d'une bonne prédiction des branchements permettent de masquer presque totalement la latence de décodage (le trace-cache du P4 est l'expression la plus aboutie de cette orientation).