Pas le courage d'aller chercher et fouiller dans ces docs :)
Ils disaient pas plus tot un truc du genre "en sortie du pipeline, tu as une instruction qui sort tous les ... cycles (dans des conditions optimales evidemment)" ? Là c'est des chiffres qui me choquent pas.
Il faut garder à l'esprit que la fpu d'un p4 est une sombre daube, à mon avis intel n'a jamais eu comme priorité de faire une fpu performante, et mise tout sur le sse
[^] # Re: [RC]ISC
Posté par Christophe Fergeau . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
Ils disaient pas plus tot un truc du genre "en sortie du pipeline, tu as une instruction qui sort tous les ... cycles (dans des conditions optimales evidemment)" ? Là c'est des chiffres qui me choquent pas.
Il faut garder à l'esprit que la fpu d'un p4 est une sombre daube, à mon avis intel n'a jamais eu comme priorité de faire une fpu performante, et mise tout sur le sse