Sur un pentium 4 ou un xeon, le pipeline ne peut accepter une opération que tout les 2 cycles horloges, et il s'écoule 7 cycles d'horloges entre le moment où l'opération entre dans le pipeline et le résultat en sort.
Cela n'a rien à voir avec le caractère CISC/RISC, mais uniquement avec le design du processeur. Tu peux essayer de trouver les chiffres de l'Athlon pour avoir un son de cloche différent (l'Athlon peut sortir trois résultats flottants par cycle d'horloge).
[^] # Re: [RC]ISC
Posté par Moby-Dik . En réponse à la dépêche X86 contre PPC : Un article fait le point. Évalué à 1.
Cela n'a rien à voir avec le caractère CISC/RISC, mais uniquement avec le design du processeur. Tu peux essayer de trouver les chiffres de l'Athlon pour avoir un son de cloche différent (l'Athlon peut sortir trois résultats flottants par cycle d'horloge).