Ça ne m'étonne pas vraiment que tu ais un peu galéré, il y a quand même quelques pièges quand il s'agit de faire cohabiter les std_logic_vector et les unsigned:
- besoin de redéfinir localement la constante ZEROS avec le bon type;
- besoin de rajouter quelques cast, même si dans l'ensemble au final il y en a moins.
Ça fait partie des trucs en VHDL où si tu ne parts pas directement avec des signed/unsigned c'est un peu compliqué, et même quand on le fait fait avoir l'habitude avec des messages de compilation pas toujours clairs (ça n'est pas spécifique à GHDL, j'ai les mêmes avec le simulateur pro payant que j'utilise au boulot).
[^] # Re: Rhaaaaaaaaaaa! Honte à toi!
Posté par Christophe --- . En réponse à la dépêche Portage de TapTempo en VHDL. Évalué à 2.
Ça ne m'étonne pas vraiment que tu ais un peu galéré, il y a quand même quelques pièges quand il s'agit de faire cohabiter les
std_logic_vectoret lesunsigned:- besoin de redéfinir localement la constante ZEROS avec le bon type;
- besoin de rajouter quelques cast, même si dans l'ensemble au final il y en a moins.
Ça fait partie des trucs en VHDL où si tu ne parts pas directement avec des
signed/unsignedc'est un peu compliqué, et même quand on le fait fait avoir l'habitude avec des messages de compilation pas toujours clairs (ça n'est pas spécifique à GHDL, j'ai les mêmes avec le simulateur pro payant que j'utilise au boulot).