Retourner au contenu associé (dépêche : TapTempo en Verilog)
Posté par tao popus le 22 septembre 2020 à 00:34. En réponse à la dépêche TapTempo en Verilog. Évalué à 4.
Super article pour découvrir ce monde, merci. Et effectivement, cette carte à l'air intéressante, elles à plein de connecteurs en plus du FPGA, bonne découverte.
AltStyle によって変換されたページ (->オリジナル) / アドレス: モード: デフォルト 音声ブラウザ ルビ付き 配色反転 文字拡大 モバイル
[^] # Re: Chouette article
Posté par tao popus . En réponse à la dépêche TapTempo en Verilog. Évalué à 4.
Super article pour découvrir ce monde, merci. Et effectivement, cette carte à l'air intéressante, elles à plein de connecteurs en plus du FPGA, bonne découverte.