Retourner au contenu associé (dépêche : TapTempo en Verilog)
Posté par Colin Pitrat (site web personnel) le 21 septembre 2020 à 21:04. En réponse à la dépêche TapTempo en Verilog. Évalué à 4.
P't'être qu'il bluffe hein, p't'être qu'il avait qu'un seul FPGA ...
AltStyle によって変換されたページ (->オリジナル) / アドレス: モード: デフォルト 音声ブラウザ ルビ付き 配色反転 文字拡大 モバイル
[^] # Re: Alors bravo, mais j'ai quand même l'impression que
Posté par Colin Pitrat (site web personnel) . En réponse à la dépêche TapTempo en Verilog. Évalué à 4.
P't'être qu'il bluffe hein, p't'être qu'il avait qu'un seul FPGA ...